CN216434712U - 总线节点控制设备和总线节点控制系统 - Google Patents
总线节点控制设备和总线节点控制系统 Download PDFInfo
- Publication number
- CN216434712U CN216434712U CN202122785064.5U CN202122785064U CN216434712U CN 216434712 U CN216434712 U CN 216434712U CN 202122785064 U CN202122785064 U CN 202122785064U CN 216434712 U CN216434712 U CN 216434712U
- Authority
- CN
- China
- Prior art keywords
- logic
- signal
- controller
- bus
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本申请涉及一种总线节点控制设备和总线节点控制系统,该设备包括CAN收发器、第一逻辑控制模块和至少两个CAN控制器;每个CAN控制器,分别连接至第一逻辑控制模块,用于将与CAN控制器对应的第一控制器信号发送至第一逻辑控制模块;第一逻辑控制模块,连接至CAN收发器,用于对所有第一控制器信号进行逻辑门运算处理以生成第一发送信号,并将第一发送信号发送至CAN收发器;CAN收发器,连接至CAN总线,用于将第一发送信号发送至CAN总线。该设备实现了多个CAN控制器接入一个CAN收发器,节点数目少、设备结构简单,总线速率高,解决了相关技术中总线节点控制的电路逻辑复杂、成本高的问题。
Description
技术领域
本申请涉及总线网络技术领域,特别是涉及总线节点控制设备和总线节点控制系统。
背景技术
控制器局域网络(controller area network,CAN)总线是一种安全、有效和实时的现场控制总线,广泛应用于汽车、船舶、自动化控制等领域。随着智能设备的广泛接入,CAN总线上的节点数目增多,需要通过总线节点控制设备来实现CAN总线上智能设备间的通信。在相关技术中,通常采用CAN总线与逻辑电路串联的方式实现板内多个节点之间的CAN通信,然而该设备在接入节点超过3个之后,逻辑电路变得很复杂,导致CAN总线无法兼顾较多的节点数目和较高总线速率,且成本高。
目前针对相关技术中总线节点控制的电路逻辑复杂、成本高的问题,尚未提出有效的解决方案。
实用新型内容
本申请实施例提供了一种总线节点控制设备和总线节点控制系统,以至少解决相关技术中CAN总线节点控制的电路逻辑复杂、成本高的问题。
第一方面,本申请实施例提供了一种总线节点控制设备,其特征在于,所述总线节点控制设备包括CAN收发器、第一逻辑控制模块和至少两个CAN控制器;
每个所述CAN控制器,分别连接至所述第一逻辑控制模块,用于将与所述CAN控制器对应的第一控制器信号发送至所述第一逻辑控制模块;
所述第一逻辑控制模块,连接至所述CAN收发器,用于对所有所述第一控制器信号进行逻辑门运算处理以生成第一发送信号,并将所述第一发送信号发送至所述CAN收发器;
所述CAN收发器,连接至CAN总线,用于将所述第一发送信号发送至所述CAN总线。
在其中一些实施例中,所述第一逻辑控制模块包括逻辑门单元;其中,所述逻辑门单元设置在第一电路载体上;所述第一电路载体用于向所述逻辑门单元供电;
所述逻辑门单元用于接收每个所述CAN控制器发送的所述第一控制器信号;
所述逻辑门单元还用于对所有所述第一控制器信号进行逻辑门运算处理,在所有所述第一控制器信号为第一逻辑状态的情况下,输出处于所述第一逻辑状态的所述第一发送信号。
在其中一些实施例中,所述总线节点控制设备还包括至少两个第二逻辑控制模块;
每个所述第二逻辑控制模块,分别连接至相对应的所述CAN控制器、以及所述第一逻辑控制模块;
所述第二逻辑控制模块,用于接收所述第一控制器信号,对所述第一控制器信号进行第一信号缓冲处理以生成第二控制器信号,并发送所述第二控制器信号至所述第一逻辑控制模块;
所述第一逻辑控制模块还用于对所有所述第二控制器信号进行逻辑门运算处理以生成第二发送信号,并将所述第二发送信号发送至所述CAN收发器;
所述CAN收发器还用于将所述第二发送信号发送至所述CAN总线。
在其中一些实施例中,所述第二逻辑控制模块包括第一逻辑缓冲器和第一使能单元;其中,所述第一逻辑缓冲器与所述第一使能单元连接;
所述第一逻辑缓冲器和所述第一使能单元均设置在第二电路载体上;所述第二电路载体用于向所述第一逻辑缓冲器和所述第一使能单元供电;
所述第一使能单元用于接收相对应的所述CAN控制器发送的所述第一控制器信号,对所述第一控制器信号进行电平切换处理以生成第一使能信号;
所述第一逻辑缓冲器用于接收所述第一控制器信号和所述第一使能信号,并基于所述第一控制器信号和所述第一使能信号生成所述第二控制器信号。
在其中一些实施例中,所述第二逻辑控制模块还用于在所述第一控制器信号为第一逻辑状态的情况下,生成跟随所述第一控制器信号的所述第二控制器信号;
所述第二逻辑控制模块在所述第一控制器信号为第二逻辑状态,且检测到所述第二逻辑状态的传输时间大于预设时间间隔的情况下,输出所述第一逻辑状态的所述第二控制器信号。
在其中一些实施例中,所述总线节点控制设备还包括至少两个第三逻辑控制模块;
每个所述第三逻辑控制模块,分别连接至所述CAN收发器,以及相对应的所述CAN控制器;
所述第三逻辑控制模块,用于接收所述CAN收发器发送的第一总线信号,对所述第一总线信号进行第二信号缓冲处理以生成第二总线信号,并发送所述第二总线信号至所述CAN控制器;
所述CAN控制器依据所述第二总线信号生成所述第一控制器信号。
在其中一些实施例中,所述第三逻辑控制模块包括第二逻辑缓冲器和第二使能单元;其中,所述第二逻辑缓冲器和所述第二使能单元连接;
所述第二逻辑缓冲器和所述第二使能单元均设置在第三电路载体上;所述第三电路载体用于向所述第二逻辑缓冲器和所述第二使能单元供电;
所述第二使能单元用于生成固定的第二使能信号;
所述第二逻辑缓冲器用于接收第一总线信号和所述第二使能信号,并基于所述第一总线信号和所述第二使能信号生成所述第二总线信号。
在其中一些实施例中,所述第三逻辑控制模块还用于实现所述CAN收发器输出端的多负载驱动。
在其中一些实施例中,每个所述CAN收发器的输入端连接至所述CAN总线,用于接收所述CAN总线上的第一总线信号,并将所述第一总线信号发送至每个所述CAN控制器;
所述CAN控制器还用于依据所述第一总线信号生成所述第一控制器信号。
第二方面,本申请实施例提供了总线节点控制系统,所述总线节点控制系统包括用于接收总线节点控制信息的CAN总线,以及上述第一方面所述的总线节点控制设备;其中,所述总线节点控制设备连接至所述CAN总线。
相比于相关技术,本申请实施例提供的总线节点控制设备和总线节点控制系统,该设备包括CAN收发器、第一逻辑控制模块和至少两个CAN控制器;每个所述CAN控制器,分别连接至所述第一逻辑控制模块,用于将与所述CAN控制器对应的第一控制器信号发送至所述第一逻辑控制模块;所述第一逻辑控制模块,连接至所述CAN收发器,用于对所有所述第一控制器信号进行逻辑门运算处理以生成第一发送信号,并将所述第一发送信号发送至所述CAN收发器;所述CAN收发器,连接至CAN总线,用于将所述第一发送信号发送至所述CAN总线。该设备实现了多个CAN控制器接入一个CAN收发器,节点数目少、设备结构简单,总线速率高,解决了相关技术中总线节点控制的电路逻辑复杂、成本高的问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为根据本申请实施例的一种总线节点控制设备的结构框图;
图2为根据本申请实施例的又一种总线节点控制设备的结构框图;
图3为根据本申请实施例的一种第一逻辑控制模块的电路示意图;
图4为根据本申请实施例的又一种总线节点控制设备的结构框图;
图5为根据本申请实施例的又一种总线节点控制设备的结构框图;
图6为根据本申请实施例的一种第二逻辑控制模块的电路示意图;
图7为根据本申请实施例的又一种第二逻辑控制模块的电路示意图;
图8为根据本申请实施例的又一种第二逻辑控制模块的电路示意图;
图9为根据本申请实施例的又一种总线节点控制设备的结构框图;
图10为根据本申请实施例的又一种总线节点控制设备的结构框图;
图11为根据本申请实施例的一种第三逻辑控制模块的电路示意图;
图12为根据本申请实施例的一种总线节点控制系统的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
需要说明的是,本实用新型实施例所涉及的术语“第一”、“第二”、“第三”仅仅是区别类似的对象,不代表针对对象的特定排序,“第一”、“第二”、“第三”在允许的情况下可以互换特定的顺序或先后次序。可以理解地,“第一”、“第二”、“第三”区分的对象在适当情况下可以互换,以使这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本实用新型。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的术语“多个”指的是两个及以上。
在本实施例中,提供了一种总线节点控制设备,该设备包括CAN收发器、第一逻辑控制模块和至少两个CAN控制器;以两个CAN控制器为例,图1为根据本申请实施例的一种总线节点控制设备的示意图,如图1所示,该设备包括CAN收发器12、第一逻辑控制模块14和两个CAN控制器16;可以理解的是,该CAN控制器16也可以为三个以上,且各CAN控制器16的连接关系与图1中的连接关系类似,在此不再赘述。
每个该CAN控制器16,分别连接至该第一逻辑控制模块14,用于将与该CAN控制器16对应的第一控制器信号发送至该第一逻辑控制模块14。其中,各CAN控制器的输出端,与该第一逻辑控制模块14的输入端连接,以将第一控制器信号传输给该第一逻辑控制器模块14;该第一控制器信号是指所有该CAN控制器对接收到的总线信号进行处理后的所有发送信号。
该第一逻辑控制模块14,连接至该CAN收发器12,用于对所有该第一控制器信号进行逻辑门运算处理以生成第一发送信号,并将该第一发送信号发送至该CAN收发器12。其中,该第一逻辑控制模块14的输出端,与该CAN收发器12的输入端连接。该第一逻辑控制模块14可以包括各逻辑门电路和信号处理电路;该第一逻辑控制模块14可以用于接收多个输入的第一控制器信号,对所有第一控制器信号进行逻辑门运算处理,从而将各信号整合为第一发送信号输出。需要补充说明的是,该逻辑门运算处理可以采用线与、非或等方式,只要能整合上述所有第一控制器信号即可。
该CAN收发器12,连接至CAN总线18,用于将该第一发送信号发送至该CAN总线18。其中,该CAN收发器12的输出端,与CAN总线18的输入端连接;该CAN收发器12将由上述第一逻辑控制模块14对所有第一控制器信号进行整合生成的第一发送信号发送至该CAN总线18,从而大大降低了在有多个CAN控制器的情况下CAN总线18的驱动负载以及成本。
在相关技术中,采用CAN总线与逻辑电路串联的方式实现板内多个节点之间的CAN通信,然而该设备在接入节点超过3个之后,逻辑电路变得很复杂,导致CAN总线无法兼顾较多的节点数目和较高总线速率,且成本高。
本申请提出了多个CAN控制器与一个CAN收发器通过第一逻辑控制模块连接的总线节点控制设备,与相关技术相比,本申请实施例的总线节点控制设备在现有的一个CAN控制器16与一个CAN收发器12连接的基础上,增加一个该第一逻辑控制模块14,能够实现多个CAN控制器16与一个CAN收发器12的信号传输,从而使得在CAN控制器16不变或者增多的情况下,接入CAN总线18的节点数目少、且设备结构简单,CAN总线18的速率更高,解决了相关技术中总线节点控制的电路逻辑复杂、成本高的问题。
在其中一些实施例中,以两个CAN控制器16为例,提供了一种总线节点控制设备,图2为根据本申请实施例的又一种总线节点控制设备的结构框图,如图2所示,该第一逻辑控制模块包括逻辑门单元1422;其中,该逻辑门单元1422设置在第一电路载体142上;该第一电路载体142用于向该逻辑门单元1422供电;
该逻辑门单元1422用于接收每个该CAN控制器16发送的该第一控制器信号;该逻辑门单元1422还用于对所有该第一控制器信号进行逻辑门运算处理,在所有该第一控制器信号为第一逻辑状态的情况下,输出处于该第一逻辑状态的该第一发送信号。
其中,该逻辑门单元实现的是逻辑与的运算;该第一电路载体142可以为电路板,也可以为芯片;该第一逻辑状态是指逻辑状态1的情况,该逻辑状态1包括高电平和高阻态的情况。
以两个CAN控制器发送的第一控制器信号为例,图3为根据本申请实施例的一种第一逻辑控制模块的电路示意图,如图3所示,该第一逻辑控制模块14中的逻辑门单元可以为双输入与门,该双输入与门的A脚和B脚分别连接两个输入端,即输入1和输入2,A脚和B脚分别接收该两个CAN控制器发送的第一控制器信号,并由双输入与门对输入的第一控制器信号进行逻辑与运算,从双输入与门的Y脚输出逻辑与运算结果;该双输入与门部署在第一电路载体U1上,其中,U1的1脚和2脚分别与逻辑门单元的A脚和B脚连接,将两个CAN控制器发送的第一控制器信号发送至逻辑门单元,同时,第一电路载体的3脚接地,4脚接逻辑门单元的输出Y脚,5脚接电源以便向逻辑门单元供电。
需要说明的是,在该第一逻辑控制模块14的输入为双输入时,逻辑门单元是实现与门逻辑的一个逻辑门或多个逻辑门的组合,可以为图3中的与门,也可以为与非门后接非门,还可以为其他为本领域技术人员知晓的逻辑门组合,此处不再赘述;在该第一逻辑控制模块14的输入为三个及三个以上时,逻辑门单元可以为一个多输入与门,或者多个双输入与门的组合,还可以为其他为本领域技术人员知晓的逻辑门组合,此处不再赘述。
其中,在第一逻辑控制模块14中,当输入的多个第一控制器信号中只要有一个该第一控制器信号为第二逻辑状态,该第一逻辑控制模块14就输出处于第二逻辑状态的第一发送信号;该第二逻辑状态是指逻辑状态0的情况,该逻辑状态0包括低电平的情况。
通过上述实施例,逻辑门单元1422将接收到CAN控制器16的第一控制器信号进行逻辑与运算处理,在所有第一控制器信号都为第一逻辑状态的情况下,输出处于第一逻辑状态的第一发送信号,从而实现两个或者多个CAN控制器16的多种输入信号在第一逻辑控制模块14中进行逻辑运算后再将运算结果输入CAN收发器12,从而实现了对多个CAN控制器的信号整合,有效降低了总线节点控制总线节点控制的成本。
在其中一些实施例中,提供了一种总线节点控制设备,该总线节点控制设备还包括至少两个第二逻辑控制模块;以两个CAN控制器、两个第二逻辑控制模块为例,图4为根据本申请实施例的又一种总线节点控制设备的结构框图,如图4所示,每个该第二逻辑控制模块22,分别连接至相对应的该CAN控制器16、以及该第一逻辑控制模块14;
该第二逻辑控制模块22,用于接收该第一控制器信号,对该第一控制器信号进行第一信号缓冲处理以生成第二控制器信号,并发送该第二控制器信号至该第一逻辑控制模块14;
该第一逻辑控制模块14还用于对所有该第二控制器信号进行逻辑门运算处理以生成第二发送信号,并将该第二发送信号发送至该CAN收发器12;
该CAN收发器12还用于将该第二发送信号发送至该CAN总线18。
通过上述实施例,在总线节点控制设备中增加部署可选的第二逻辑控制模块,通过该第二逻辑控制模块实现了对控制器信号的信号缓冲处理,避免了第一逻辑控制模块信号处理不及时导致的信号传输错误,进一步降低了总线节点的驱动负载,提高了总线节点控制设备处理的效率和准确性。
在其中一些实施例中,提供了一种总线节点控制设备,图5为根据本申请实施例的又一种总线节点控制设备的结构框图,如图5所示,该总线节点控制设备中的第二逻辑控制模块22包括第一逻辑缓冲器2222和第一使能单元2224;其中,该第一逻辑缓冲器2222与该第一使能单元222连接;
该第一逻辑缓冲器2222和该第一使能单元2224均设置在第二电路载体222上;该第二电路载体222用于向该第一逻辑缓冲器2222和该第一使能2224单元供电;
该第一使能单元2224用于接收相对应的该CAN控制器16发送的该第一控制器信号,对该第一控制器信号进行电平切换处理以生成第一使能信号;
该第一逻辑缓冲器2222用于接收该第一控制器信号和该第一使能信号,并基于该第一控制器信号和该第一使能信号生成该第二控制器信号。
通过上述实施例,通过第二逻辑控制电路实现第一逻辑缓冲器的输出信号跟随第一使能信号输入,从而实现了对每个CAN控制器发送信号的缓冲处理,解决了CAN网络总线被长时间错误占用的问题。
在其中一些实施例中,提供了一种总线节点控制设备,该第二逻辑控制模块22还用于在该第一控制器信号为第一逻辑状态的情况下,生成跟随该第一控制器信号的该第二控制器信号;其中,该第一逻辑状态是指逻辑控制为1的状态,逻辑控制1可以包括高电平和高阻态。
该第二逻辑控制模块22在该第一控制器信号为第二逻辑状态,且检测到该第二逻辑状态的传输时间大于预设时间间隔的情况下,输出该第一逻辑状态的该第二控制器信号。其中,该第二逻辑状态是指逻辑控制为0的状态,逻辑控制0可以为低电平状态。需要说明的是,由于上述第一逻辑控制模块在实现线与功能时,可能会使得当总线上有一个CAN控制器因为故障等意外情况时导致总线上所有节点都无法发送数据;因此本申请通过该第二逻辑控制模块,实现在输入持续低电平一段时间之后即强行保持输出为高阻态,以避免上述的可能风险。
图6为根据本申请实施例的一种第二逻辑控制模块的电路示意图,如图6所示,该第二逻辑控制模块22中的第一逻辑缓冲器2脚接收第一控制器信号;该第二逻辑控制模块22中的第一逻辑缓冲器2222可以为低有效使能原码输出三态缓冲器,该第一逻辑缓冲器2222的1脚与第一使能单元2224连接,该第一使能单元2224为由电容器、开关单元和电阻组成的电路;该第一使能单元2224接收该第一控制器信号,根据该第一控制器信号进行电平切换,并根据电平切换的结果生成第一逻辑状态或第二逻辑状态;当该第一控制器信号为第一逻辑状态时,该第一使能单元产生处于第二逻辑状态的第一使能信号,使得逻辑缓冲器的输出Y脚跟随输入A脚,即该第二逻辑控制模块22的输出4脚跟随输入2脚的第一控制器信号,输出第二控制器信号;当该第一控制器信号为第二逻辑状态,且该第二逻辑状态的传输时间大于预设时间间隔的情况下,该第一使能单元2224的电容C1放电,使得开关单元Q1关断,从而将1脚的电平切换产生处于第一逻辑状态的第一使能信号,使得逻辑缓冲器的输出Y脚,即该第二逻辑控制模块22的输出4脚输出处于第一逻辑状态的第二控制器信号。
其中,当输入第一控制器信号时,其中一路接第一使能单元2224中电阻R1的一端;电阻R1另一端一路接电容C1并接地,另一路接电阻R2;电阻R2接开关单元Q1的1脚,开关单元Q1的2脚接地,3脚的一端接带电阻R3的电源VCC,另一端接第二电路载体222的1脚,并与第一逻辑缓冲器2222的判断接口相连;当输入第一控制器信号时,另外一路输入到第二逻辑控制模块22的2脚,并与第一逻辑缓冲器2222的A脚相连,由第一逻辑缓冲器2222实现逻辑运算后从Y脚输出,连接到第二电路载体222的4脚;同时,第二电路载体的3脚接地,5脚接电源VCC以向第一逻辑缓冲器2224供电。
需要说明的是,该第一使能单元包括开关单元,该开关单元可以是晶体管、二极管或者N沟道MOS管,根据实际情况选用,为本领域技术人员所知晓,此处不再赘述。
图7为根据本申请实施例的又一种第二逻辑控制模块的电路示意图,如图7所示,第一逻辑缓冲器2222还可以为逻辑或门,该逻辑或门的B脚接收第一控制器信号,A脚接第一使能单元2224;当输入第一控制器信号时,其中一路接第一使能单元2224中电阻R1的一端;电阻R1另一端一路接电容C1并接地,另一路接电阻R2;电阻R2接开关单元Q1的1脚,开关单元Q1的2脚接地,3脚的一端接带电阻R3的电源VCC,另一端接第二电路载体222的1脚,并与第一逻辑缓冲器2222采用的或门的A脚相连;当输入第一控制器信号时,另外一路输入到第二逻辑控制模块22的2脚,并与或门的B脚相连,由或门实现逻辑运算后从Y脚输出,连接到第二电路载体222的4脚;同时,第二电路载体的3脚接地,5脚接电源VCC以向第一逻辑缓冲器2224供电。图7所示一种第二逻辑控制模块同样能够实现第二逻辑控制模块22缓冲处理,减少总线长时间错误占用的功能。
图8为根据本申请实施例的又一种第二逻辑控制模块的电路示意图,如图8所示,第一使能单元2224中的开关单元还可以为N沟道MOS管M1;当输入第一控制器信号时,其中一路接第一使能单元2224中电阻R1的一端;电阻R1另一端一路接电容C1并接地,另一路接电阻R2;电阻R2的1脚接开关单元M1的G脚,开关单元M1的2脚即S脚接地,3脚即D脚的一端接带电阻R3的电源VCC,另一端接第二电路载体222的1脚,并与第一逻辑缓冲器2222采用的或门的A脚相连;当输入第一控制器信号时,另外一路输入到第二逻辑控制模块22的2脚,并与或门的B脚相连,由或门实现逻辑运算后从Y脚输出,连接到第二电路载体222的4脚;同时,第二电路载体的3脚接地,5脚接电源VCC以向第一逻辑缓冲器2224供电。该N沟道MOS管M1同样可以实现第二逻辑控制模块22缓冲处理,减少总线长时间错误占用的功能。
需要说明的是,该第二逻辑控制模块22中的第一逻辑缓冲器2222除了图6的低有效使能原码输出三态缓冲器和图7的或门外,还可以是实现第一控制器信号长时间处于第二逻辑状态时,强制输出第一逻辑状态的其他为本领域技术人员知晓的逻辑门或逻辑门的组合,此处不再赘述。
通过上述实施例,第二逻辑控制模块22通过第一使能单元2224检测到输入的第一控制器信号长时间处于第二逻辑状态时,强制输出第一逻辑状态,能够实现当存在CAN控制器故障时,该总线节点控制设备依然能够输出第一逻辑状态,不会影响第二逻辑状态对总线逻辑运算的干扰,不会长时间因为错误信号占用总线,从而实现了对每个CAN控制器发送信号的缓冲处理,解决了CAN网络总线被长时间错误占用的问题。
在其中一些实施例中,提供了一种总线节点控制设备,该总线节点控制设备还包括至少两个第三逻辑控制模块;以两个CAN控制器、两个第三逻辑控制模块为例,图9为根据本申请实施例的又一种总线节点控制设备的结构框图,如图9所示,每个该第三逻辑控制模块32,分别连接至该CAN收发器12,以及相对应的该CAN控制器16;
该第三逻辑控制模块32,用于接收该CAN收发器12发送的第一总线信号,对该第一总线信号进行第二信号缓冲处理以生成第二总线信号,并发送该第二总线信号至该CAN控制器16;
该CAN控制器16依据该第二总线信号生成该第一控制器信号。
在其中一些实施例中,提供了一种总线节点控制设备,图10为根据本申请实施例的又一种总线节点控制设备的结构框图,如图10所示,该第三逻辑控制模块32包括第二逻辑缓冲器3222和第二使能单元3224;其中,该第二逻辑缓冲器3222和该第二使能单元3224连接;
该第二逻辑缓冲器3222和该第二使能单元3224均设置在第三电路载体322上;该第三电路载体322用于向该第二逻辑缓冲器3222和该第二使能单元3224供电;
该第二使能单元3224用于生成固定的第二使能信号;
该第二逻辑缓冲器3222用于接收第一总线信号和该第二使能信号,并基于该第一总线信号和该第二使能信号生成该第二总线信号。
其中,在上述总线节点控制设备中,可以采用将上述第二逻辑控制模块和上述第三逻辑控制模块均连入电路的方式实现,例如,将第二逻辑控制模块分别与CAN控制器、第一逻辑控制模块连接,并将第三逻辑控制模块分别与CAN收发器、CAN控制器连接;可以理解的是,该总线节点控制设备也可以选用第二逻辑控制模块或第三逻辑控制模块中的任意一种电路实现,在此不再赘述。
通过上述实施例,通过在总线节点控制设备中增加部署第三逻辑控制模块,该第三逻辑控制模块对总线信号进行信号缓存处理,从而有效降低了CAN控制器的驱动负载。
在其中一些实施例中,提供了一种总线节点控制设备,该第三逻辑控制模块32还用于实现所述CAN收发器12输出端的多负载驱动。
其中,多负载驱动是指,在该CAN收发器的驱动能力不足的情况下,该第三逻辑控制模块32接收到的CAN收发器的第一总线信号的边缘会出现不陡峭的情况,该第三逻辑控制模块32对第一总线信号进行重新整形得到边缘陡峭的整形波,即第二总线信号,即该第三逻辑控制模块32驱动总线节点控制设备上的CAN控制器负载接收到边缘陡峭的第二总线信号。
图11为根据本申请实施例的一种第三逻辑控制模块的电路示意图,如图11所示,该第三逻辑控制模块32实现的功能是输出始终跟随输入;该第三逻辑控制模块32中的第二逻辑缓冲器3222的A脚与第三电路载体3224的2脚相连,接收第一总线信号;该第三逻辑控制模块32中的第二逻辑缓冲器3222可以为低有效使能原码输出三态缓冲器,该第二逻辑缓冲器3222的1脚与第二使能单元3224连接,该第二使能单元3224接一电阻R5后接地,用于生成固定的第二使能信号,使得该第三逻辑控制模块32的输出4脚与第二逻辑缓冲器3222的Y脚连接,跟随输入2脚的第一总线信号,输出第二总线信号。
需要说明的是,该第二使能单元产生的固定的第二使能信号为第二逻辑状态,可以是直接接地,也可以是图11中加一电阻再接地的方案,或者加一高电平输入再接非门,还可以是其他等效的第二逻辑状态,为本领域技术人员所知晓,此处不再赘述。
需要说明的是,该第二逻辑缓冲器3222除了可以为低有效使能原码输出三态缓冲器外,还可以为1脚接第一逻辑状态的二输入与门,或者其他可以实现输出始终跟随输入的逻辑门电路,为本领域技术人员所知晓,此处不再赘述。
通过上述实施例,该第三逻辑控制模块32通过第二逻辑缓冲器3222的作用,将第一总线信号边缘不够陡峭的信号进行整形,实现了总线节点控制设备的多负载驱动。
在其中一些实施例中,提供了一种总线节点控制设备,每个该CAN收发器12的输入端连接至该CAN总线18,用于接收该CAN总线18上的第一总线信号,并将该第一总线信号发送至每个该CAN控制器16;
该CAN控制器16还用于依据该第一总线信号生成该第一控制器信号。
在本实施例中,提供了一种总线节点控制系统,该总线节点控制系统包括用于接收总线节点控制信息的CAN总线,以及上述任一项总线节点控制设备;其中,该总线节点控制设备连接至该CAN总线。
图12为根据本申请实施例的一种总线节点控制系统的结构示意图,如图12所示,该CAN网络总线节点控制系统由多个CAN控制器、多个逻辑控制1、多个逻辑控制2、逻辑控制3以及CAN收发器构成;多个CAN控制器通过逻辑控制模块和1个CAN收发器构成一个物理网络节点,1个物理网络节点包含多个由逻辑控制模块组成的逻辑网络节点。
第一逻辑控制模块为必须项,用于实现逻辑与功能,其可以接收多个输入,并对多个输入实现逻辑与后输出至CAN收发器。
第二逻辑控制模块为可选项,用于实现CAN控制器逻辑0超时控制。在CAN控制器输出为逻辑1的正常情况下,第二逻辑控制模块输出跟随输入;在CAN控制器输出逻辑0超时后,第二逻辑控制模块的输出强制为逻辑1,以避免总线被长时间错误占用。在第二逻辑控制模块不使用情况下,CAN控制器直接输出到第一逻辑控制模块。
第三逻辑控制模块为可选项,用于实现CAN收发器的多负载驱动,其输入始终跟随输出。在第三逻辑控制模块不使用的情况下,CAN收发器的输出端直接连接多个CAN控制器的输入端。
需要说明的是,上述图1-图10中所示的总线节点控制设备,可以包括两个CAN控制器,也可以包括三个及三个以上的CAN控制器,多个CAN控制器的该总线节点控制设备都可以通过本申请的设备进行信号连接传输。
通过上述实施例,多个CAN控制器与一个CAN收发器通过第一逻辑控制模块连接的总线节点控制系统,在现有的一个CAN控制器与一个CAN收发器连接的基础上,增加一个第一逻辑控制模块,能够实现多个CAN控制器与一个CAN收发器的信号传输,从而使得在CAN控制器不变或者增多的情况下,接入CAN总线的总线节点数目少、且设备结构简单,CAN总线的速率更高,解决了相关技术中总线节点控制的电路逻辑复杂、成本高的问题。
本领域的技术人员应该明白,以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种总线节点控制设备,其特征在于,所述总线节点控制设备包括CAN收发器、第一逻辑控制模块和至少两个CAN控制器;
每个所述CAN控制器,分别连接至所述第一逻辑控制模块,用于将与所述CAN控制器对应的第一控制器信号发送至所述第一逻辑控制模块;
所述第一逻辑控制模块,连接至所述CAN收发器,用于对所有所述第一控制器信号进行逻辑门运算处理以生成第一发送信号,并将所述第一发送信号发送至所述CAN收发器;
所述CAN收发器,连接至CAN总线,用于将所述第一发送信号发送至所述CAN总线。
2.根据权利要求1所述的总线节点控制设备,其特征在于,所述第一逻辑控制模块包括逻辑门单元;其中,所述逻辑门单元设置在第一电路载体上;所述第一电路载体用于向所述逻辑门单元供电;
所述逻辑门单元用于接收每个所述CAN控制器发送的所述第一控制器信号;
所述逻辑门单元还用于对所有所述第一控制器信号进行逻辑门运算处理,在所有所述第一控制器信号为第一逻辑状态的情况下,输出处于所述第一逻辑状态的所述第一发送信号。
3.根据权利要求1所述的总线节点控制设备,其特征在于,所述总线节点控制设备还包括至少两个第二逻辑控制模块;
每个所述第二逻辑控制模块,分别连接至相对应的所述CAN控制器、以及所述第一逻辑控制模块;
所述第二逻辑控制模块,用于接收所述第一控制器信号,对所述第一控制器信号进行第一信号缓冲处理以生成第二控制器信号,并发送所述第二控制器信号至所述第一逻辑控制模块;
所述第一逻辑控制模块还用于对所有所述第二控制器信号进行逻辑门运算处理以生成第二发送信号,并将所述第二发送信号发送至所述CAN收发器;
所述CAN收发器还用于将所述第二发送信号发送至所述CAN总线。
4.根据权利要求3所述的总线节点控制设备,其特征在于,所述第二逻辑控制模块包括第一逻辑缓冲器和第一使能单元;其中,所述第一逻辑缓冲器与所述第一使能单元连接;
所述第一逻辑缓冲器和所述第一使能单元均设置在第二电路载体上;所述第二电路载体用于向所述第一逻辑缓冲器和所述第一使能单元供电;
所述第一使能单元用于接收相对应的所述CAN控制器发送的所述第一控制器信号,对所述第一控制器信号进行电平切换处理以生成第一使能信号;
所述第一逻辑缓冲器用于接收所述第一控制器信号和所述第一使能信号,并基于所述第一控制器信号和所述第一使能信号生成所述第二控制器信号。
5.根据权利要求3所述的总线节点控制设备,其特征在于,所述第二逻辑控制模块还用于在所述第一控制器信号为第一逻辑状态的情况下,生成跟随所述第一控制器信号的所述第二控制器信号;
所述第二逻辑控制模块在所述第一控制器信号为第二逻辑状态,且检测到所述第二逻辑状态的传输时间大于预设时间间隔的情况下,输出处于所述第一逻辑状态的所述第二控制器信号。
6.根据权利要求1至5中任一项所述的总线节点控制设备,其特征在于,所述总线节点控制设备还包括至少两个第三逻辑控制模块;
每个所述第三逻辑控制模块,分别连接至所述CAN收发器,以及相对应的所述CAN控制器;
所述第三逻辑控制模块,用于接收所述CAN收发器发送的第一总线信号,对所述第一总线信号进行第二信号缓冲处理以生成第二总线信号,并发送所述第二总线信号至所述CAN控制器;
所述CAN控制器依据所述第二总线信号生成所述第一控制器信号。
7.根据权利要求6所述的总线节点控制设备,其特征在于,所述第三逻辑控制模块包括第二逻辑缓冲器和第二使能单元;其中,所述第二逻辑缓冲器和所述第二使能单元连接;
所述第二逻辑缓冲器和所述第二使能单元均设置在第三电路载体上;所述第三电路载体用于向所述第二逻辑缓冲器和所述第二使能单元供电;
所述第二使能单元用于生成固定的第二使能信号;
所述第二逻辑缓冲器用于接收第一总线信号和所述第二使能信号,并基于所述第一总线信号和所述第二使能信号生成所述第二总线信号。
8.根据权利要求6所述的总线节点控制设备,其特征在于,所述第三逻辑控制模块还用于实现所述CAN收发器输出端的多负载驱动。
9.根据权利要求1至5中任一项所述的总线节点控制设备,其特征在于,每个所述CAN收发器的输入端连接至所述CAN总线,用于接收所述CAN总线上的第一总线信号,并将所述第一总线信号发送至每个所述CAN控制器;
所述CAN控制器还用于依据所述第一总线信号生成所述第一控制器信号。
10.一种总线节点控制系统,其特征在于,所述总线节点控制系统包括用于接收总线节点控制信息的CAN总线,以及权利要求1至9任一项所述的总线节点控制设备;其中,所述总线节点控制设备连接至所述CAN总线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122785064.5U CN216434712U (zh) | 2021-11-13 | 2021-11-13 | 总线节点控制设备和总线节点控制系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122785064.5U CN216434712U (zh) | 2021-11-13 | 2021-11-13 | 总线节点控制设备和总线节点控制系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216434712U true CN216434712U (zh) | 2022-05-03 |
Family
ID=81337251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122785064.5U Active CN216434712U (zh) | 2021-11-13 | 2021-11-13 | 总线节点控制设备和总线节点控制系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216434712U (zh) |
-
2021
- 2021-11-13 CN CN202122785064.5U patent/CN216434712U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101329663B (zh) | 一种实现片上系统管脚分时复用的装置及方法 | |
CN101335736B (zh) | 高速外设互联接口 | |
CN111427824B (zh) | 串口通信电路 | |
CN211579967U (zh) | 天线自动切换电路及系统 | |
CN216434712U (zh) | 总线节点控制设备和总线节点控制系统 | |
US4371789A (en) | Power control arrangement | |
CN111711552B (zh) | 终端电阻接入电路、伺服驱动器及控制系统 | |
US20080133799A1 (en) | Control and slow data transmission method for serial interface | |
CN212750729U (zh) | 一种旁路控制电路及网络安全设备 | |
CN216873219U (zh) | 通信电路及多主通信系统 | |
CN210804414U (zh) | 一种通讯接口可复用的电路 | |
CN107070547A (zh) | 一种具有故障监控能力的cpci型千兆以太网装置 | |
US5663960A (en) | Chaining arrangement between intermediate modules, particularly of repeater type, of an installation provided with terminals communicating via a packets transmission link, and an installation thus equipped | |
CN207115302U (zh) | 一种隔离通信背板 | |
CN111752197A (zh) | 一种支持多信号输入的舵机及其控制系统和控制方法 | |
CN206908595U (zh) | Can芯片以及电子设备 | |
CN212966162U (zh) | 一种多通信接口电路 | |
CN219892986U (zh) | 电池管理模块及电池管理系统 | |
CN212781719U (zh) | 一种支持多信号输入的舵机及其控制系统 | |
CN210955062U (zh) | 一种基于MXM结构的通用计算平台PCIe总线与CAN接口转换装置 | |
CN220064804U (zh) | 一种单线控制的rs485-rs232切换电路 | |
CN221040540U (zh) | 一种基于移位寄存器的硬件模块状态监测电路 | |
CN213754536U (zh) | 适配总线型网络和交换型网络的系统 | |
CN211508715U (zh) | 一种一路多功能控制装置 | |
CN215067812U (zh) | 一种基于can控制器及门电路组成的can网络 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |