CN216016718U

CN216016718U - 一种基于正负时钟产生电路的亚阈值升压电路

Info

Publication number: CN216016718U
Application number: CN202122464036.3U
Authority: CN
Inventors: 刘雨枫; 徐卫林; 连立卓; 陈江宇; 刘欣才; 谢宁波; 苏国骏
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2021-10-13
Filing date: 2021-10-13
Publication date: 2022-03-11
Anticipated expiration: 2031-10-13

Abstract

本实用新型公开一种基于正负时钟产生电路的亚阈值升压电路，由环形振荡器、缓冲差分电路、2个正负时钟产生电路、电荷泵和整流电路构成。在传统的栅极交叉耦合升压电路中，从缓冲差分电路输出的时钟信号直接作为三级交叉耦合电荷泵的控制时钟。本实用新型设计了正负电压时钟产生电路，用以对电荷泵中NMOS管在工作和关断时进行衬底的动态偏置，电荷泵中的PMOS管的衬底则由整流电路的输出进行偏置，从而降低了晶体管正向导通和反向导通的损耗，提升了升压效果。

Description

一种基于正负时钟产生电路的亚阈值升压电路

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种基于正负时钟产生电路的亚阈值升压电路。

背景技术

亚阈值升压电路是能量采集中低压自启动电路的关键模块，是可穿戴电子设备微型化与自供电的重要前提。微型化低功耗自供能是未来可穿戴电子设备发展的重要趋势之一，这不仅需要传感技术的突破，而且在电池容量有限的情况下同样需要自供电能量收集技术的突破，同时自供能也可能成为替代电池供电的一种方式。由于当下电子设备中的大多模块都需要较高的电压才能正常工作，亚阈值升压电路成为目前自供电能量收集技术中热点研究方向之一。

集成电路中常见的升压电路类型有开关电容升压电路和开关电感升压电路，相较于开关电感升压电路，开关电容升压电路因其电路原理简单、版图面积小、控制电路容易实现等优点，成为更佳的选择。然而目前开关电容升压电路中常用的栅极交叉耦合电荷泵需要多级才能升到较高的电压，会导致芯片面积的增加和成本较高，因此升压效果亟需提升。

实用新型内容

本实用新型所要解决的是目前常用的栅极交叉耦合电荷泵需要多级才能升到较高的电压，会导致芯片面积的增加和成本的上升的问题，提供一种基于正负时钟产生电路的亚阈值升压电路。

为解决上述问题，本实用新型是通过以下技术方案实现的：

一种基于正负时钟产生电路的亚阈值升压电路，包括亚阈值升压电路本体，其特征是，该亚阈值升压电路由环形振荡器、缓冲差分电路、2个正负时钟产生电路、电荷泵和整流电路组成；第一正负时钟产生电路由PMOS管MP1、电容C1、PMOS管MP11和NMOS管MN7构成；第二正负时钟产生电路由PMOS管MP2、电容C2、PMOS管MP12和NMOS管MN8构成；环形振荡器输出端OUT接到缓冲差分电路的输入端IN；缓冲差分电路差分时钟输出端CLKA连接到第一正负时钟产生电路的PMOS管MP1的栅极、PMOS管MP11以及NMOS管MN7的栅极，以及第二正负时钟产生电路的电容C2的上极板；缓冲差分电路差分时钟输出端CLKB连接到第二正负时钟产生电路的PMOS管MP2的栅极、PMOS管MP12以及NMOS管MN8的栅极，以及第一正负时钟产生电路的电容C1的上极板；PMOS管MP11的源极和衬底接电源VDD，PMOS管MP1的源极和衬底接地；电容C1下极板与PMOS管MP1的漏极、以及NMOS管MN7的源极和衬底相连；PMOS管MP11的漏极以及NMOS管MN7的漏极相连后作为第一正负时钟产生电路的输出端接到电荷泵的衬底输入端Nbulk1和时钟输入端UPCLK；PMOS管MP12的源极和衬底接电源VDD，PMOS管MP2的源极和衬底接地；电容C2下极板与PMOS管MP2的漏极、以及NMOS管MN8的源极和衬底相连；PMOS管MP12的漏极以及NMOS管MN8的漏极相连后作为第二正负时钟产生电路的输出端接到电荷泵的衬底输入端Nbulk2和时钟输入端DOWNCLK；电荷泵的输入端CPIN接电源VDD；电荷泵的输出端CPOUT1和CPOUT2分别连接到整流电路的输入端IN1和IN2；整流电路的输出端OUT连接到电荷泵的衬底输入端Pbulk，并作为亚阈值升压电路本体的输出端。

上述方案中，环形振荡器采用堆叠式反相器电路。

上述方案中，缓冲差分电路由缓冲链模块和差分时钟模块构成；缓冲链模块的输入端作为缓冲差分电路的输入端IN，缓冲链模块的输出端连接差分时钟模块的输入端，差分时钟模块的2个输出端分别作为缓冲差分电路的差分时钟输出端CLKA和CLKB。

上述方案中，缓冲差分电路输出端CLKA和CLKB输出的差分时钟信号相位相反且幅度相等。

上述方案中，电荷泵由三级电荷泵模块级联而成；第一级电荷泵模块由NMOS管MN1、NMOS管MN2、PMOS管MP3、PMOS管MP4、电容C3和电容C4构成；第二级电荷泵模块由NMOS管MN3、NMOS管MN4、PMOS管MP5、PMOS管MP6、电容C5和电容C6构成；第三级电荷泵模块由NMOS管MN5、NMOS管MN6、PMOS管MP7、PMOS管MP8、电容C7和电容C8构成；NMOS管MN1的衬底、NMOS管MN3的衬底和NMOS管MN5的衬底相连后作为电荷泵的衬底输入端Nbulk1；NMOS管MN2的衬底、NMOS管MN4的衬底和NMOS管MN6的衬底相连后作为电荷泵的衬底输入端Nbulk2；PMOS管MP3的衬底、PMOS管MP4的衬底、PMOS管MP5的衬底、PMOS管MP6的衬底、PMOS管MP7的衬底、PMOS管MP8的衬底相连后作为电荷泵的衬底输入端Pbulk；电容C3的上极板、电容C5的上极板和电容C7的上极板相连后作为电荷泵的时钟输入端UPCLK；电容C4的下极板、电容C6的下极板和电容C8的下极板相连后作为电荷泵的时钟输入端DOWNCLK；NMOS管MN1的源极和NMOS管MN2的源极相连后作为电荷泵的输入端CPIN；电容C3的下极板、NMOS管MN1的漏极、PMOS管MP3的漏极、NMOS管MN2的栅极和PMOS管MP4的栅极相连；电容C4的上极板、NMOS管MN2的漏极、PMOS管MP4的漏极、NMOS管MN1的栅极和PMOS管MP3的栅极相连；PMOS管MP3的源极、PMOS管MP4的源极、NMOS管MN3的源极和NMOS管MN4的源极相连；电容C5的下极板、NMOS管MN3的漏极、PMOS管MP5的漏极、NMOS管MN4的栅极和PMOS管MP6的栅极相连；电容C6的上极板、NMOS管MN4的漏极、PMOS管MP6的漏极、NMOS管MN3的栅极和PMOS管MP5的栅极相连；PMOS管MP5的源极、PMOS管MP6的源极、NMOS管MN5的源极和NMOS管MN6的源极相连；电容C7的下极板、NMOS管MN5的漏极、PMOS管MP7的漏极、NMOS管MN6的栅极和PMOS管MP8的栅极相连；电容C8的上极板、NMOS管MN6的漏极、PMOS管MP8的漏极、NMOS管MN5的栅极和PMOS管MP7的栅极相连；PMOS管MP7的源极作为电荷泵的输出端CPOUT1；PMOS管MP8的源极作为电荷泵的输出端CPOUT2。

上述方案中，整流电路由PMOS管MP9和PMOS管MP10构成；PMOS管MP10的栅极、以及PMOS管MP9源极和衬底相连后作为整流电路的输入端IN1；PMOS管MP9的栅极、以及PMOS管MP10源极和衬底相连后作为整流电路的输入端IN2；PMOS管MP9漏极和MOS管MP10的漏极相连后作为整流电路的输出端OUT。

与现有技术相比，本实用新型具有如下特点：

1、将正负时钟产生电路与电荷泵结合，通过正负时钟产生电路来提高电荷泵的时钟电压，也通过正负时钟产生电路偏置于衬底来降低损耗，相比于传统的三级栅极交叉耦合电荷泵，本实用新型能够获得更高的输出电压。

2、采用正负时钟产生电路与电荷泵相结合，达到相同的输出电压，传统的栅极交叉耦合电荷泵需要五级串联，而本实用新型仅需要三级，能效更高并节省芯片版图面积。

附图说明

图1为一种基于正负时钟产生电路的亚阈值升压电路的原理框图。

图2为一种基于正负时钟产生电路的亚阈值升压电路的晶体管级实现原理图。

图3为本实用新型提出的升压电路和传统的栅极交叉耦合升压电路的升压效果对比图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本实用新型进一步详细说明。

一种基于正负时钟产生电路的亚阈值升压电路，如图1所示，由环形振荡器、缓冲差分电路、2个正负时钟产生电路、电荷泵和整流电路构成。电源连接到环形振荡器的电源端VDD、缓冲差分电路的电源端VDD、第一正负时钟产生电路的电源端VDD、第二正负时钟产生电路的电源端VDD以及电荷泵的输入端CPIN。环形振荡器的输出OUT连接到缓冲差分电路的输入端IN。缓冲差分电路的输出端CLKA和CLKB产生的一对相位相反且幅度相等的差分时钟信号CLKA和CLKB。差分时钟信号CLKA连接到第一正负时钟产生电路中PMOS管MP1的栅极、PMOS管MP11和NMOS管MN7的栅极，以及第二正负时钟产生电路中电容C2的上极板。差分时钟信号CLKB连接到第二正负时钟产生电路中PMOS管MP2的栅极、PMOS管MP12和NMOS管MN8的栅极，以及第一正负时钟产生电路中的电容C1的上极板。第一正负时钟产生电路中电容C1下极板和PMOS管MP1的漏极相连，并产生低电平为-VDD，高电平为0的第一方波信号，第一方波信号送入NMOS管MN7的源极和衬底。第一正负时钟产生电路的PMOS管MP11的漏极和NMOS管MN7的漏极相连后作为第一正负时钟产生电路的输出端，该输出端连接到电荷泵的衬底输入端Nbulk1以及电荷泵的时钟输入端UPCLK。第二正负时钟产生电路中电容C2下极板和PMOS管MP2的漏极相连，产生低电平为-VDD，高电平为0的第二方波信号，第二方波信号送入NMOS管MN8的源极和衬底。第二正负时钟产生电路的PMOS管MP12的漏极和NMOS管MN8的漏极相连后作为第二正负时钟产生电路的输出端，该输出端连接到电荷泵的衬底输入端Nbulk2以及时钟输入端DOWNCLK。电荷泵的输出端CPOUT1和CPOUT2分别连接到整流电路的输入端IN1和IN2，整流电路的输出端OUT连接到电荷泵的衬底输入端Pbulk，整流电路的输出端OUT也是升压电路的最终输出。

环形振荡电路提供时钟信号，时钟信号经过缓冲差分电路产生一对反相且幅度相等的时钟信号作为正负时钟产生电路的控制信号，控制信号作用于正负时钟产生电路产生对应的正负时钟偏置电压，电荷泵利用该偏置电压作为时钟信号和衬底偏置电压完成升压，最后升压的电压通过整流电路输出。第一正负时钟产生电路工作时，PMOS管导通阶段，电容C1的下极板接地，电容C1的上极板充电至时钟信号高电平，此时Vc＝V_上-V_下＝VDD。PMOS管关断阶段，电容上极板接时钟信号的低电平，由于电容C1两端电压不会突变的特性，此时电容C1的下极板的电压为V_下＝V_上-Vc＝-VDD，由此产生负压。同时由于PMOS管周期性的导通与关断，该负压为方波信号。产生的负压方波信号与VDD分别输入由MN7和MP11构成的反相器结构的选择电路里，可得到与CLKA/CLKB同时序的正负压方波。正负时钟产生电路中NMOS管的栅极和PMOS管的栅极相连并与对应的时钟信号相连，NMOS管的漏极和PMOS管的漏极相连，PMOS管的源极接VDD，NMOS管的源极接负压电路的输出。当栅极的时钟信号为高电平时，NMOS管导通PMOS管关断，将负压输出；当栅极的时钟信号为低电平时，PMOS管导通NMOS管导通，将VDD输出。第二正负时钟信号产生电路工作原理和第一正负时钟产生电路类似。在传统的栅极交叉耦合升压电路中，从缓冲差分电路输出的时钟信号直接作为三级交叉耦合电荷泵的控制时钟。本实用新型设计了正负电压时钟产生电路，用以对电荷泵中NMOS管在工作和关断时进行衬底的动态偏置，电荷泵中的PMOS管的衬底则由整流电路的输出进行偏置，从而降低了晶体管正向导通和反向导通的损耗，提升了升压效果。

图2为一种基于正负时钟产生电路的亚阈值升压电路的晶体管级实现原理图，包括环形振荡器、缓冲差分电路、2个正负时钟产生电路、电荷泵和整流电路。

环形振荡器采用堆叠式反相器电路。环形振荡器的电源端和电源VDD相连，接地端和地GND相连。

缓冲差分电路由缓冲链和差分时钟两个模块构成。缓冲链模块和差分时钟模块的电源端和电源VDD相连，接地端和地GND相连。环形振荡器的输出端连接到缓冲链模块的输入端，缓冲链模块的输入端作为缓冲差分电路的输入端IN。缓冲链模块的输出端和差分时钟模块的输入端相连。差分时钟模块的2输出端作为缓冲差分电路的差分时钟输出端CLKA和CLKB，产生一对相位相反且幅度相等的差分时钟信号CLKA和CLKB。

第一正负时钟产生电路由PMOS管MP1、电容C1、PMOS管MP11和NMOS管MN7共同构成。PMOS管MP1的栅极接CLKA信号。PMOS管MP1源极和衬底连接到地GND。PMOS管MP11的漏极、C1下极板和PMOS管MP1的漏极相连，产生低电平为-VDD，高电平为0的第一方波信号，第一方波信号送入NMOS管MN7的源极和衬底。缓冲差分电路差分时钟输出端CLKB连接到第一正负时钟电路中的电容C1的上极板。PMOS管MP11的栅极和NMOS管MN7的栅极相连，并接差分时钟输出端CLKA。PMOS管MP11的源极和衬底相连后连接到电源。PMOS管MP11的漏极和NMOS管MN7的漏极相连后作为第一正负时钟产生电路的输出端，该输出端连接到电荷泵的输入端Nbulk1以及输入端UPCLK。

第二正负时钟产生电路由PMOS管MP2、电容C2、PMOS管MP12和NMOS管MN8共同构成。差分时钟的输出CLKB和PMOS管MP2的栅极相连。PMOS管MP2源极和衬底连接到地GND。PMOS管MP2的漏极、C2下极板和PMOS管MP2的漏极相连，产生低电平为-VDD，高电平为0的第二方波信号(与第一方波信号相位相反)，第二方波信号送入到NMOS管MN8的源极和衬底。缓冲差分电路差分时钟输出端CLKA连接到第二正负时钟电路中的电容C2的上极板。PMOS管MP12的栅极和NMOS管MN8的栅极相连，并连接到差分时钟输出端CLKB。PMOS管MP12的源极和衬底相连，并连接到电源VDD。PMOS管MP12的漏极和NMOS管MN8的漏极相连后作为第二正负时钟产生电路的输出端，该输出端连接到电荷泵的衬底输入端Nbulk2以及时钟输入端DOWNCLK。

电荷泵由三级电荷泵模块级联而成。第一级电荷泵模块由NMOS管MN1、NMOS管MN2、PMOS管MP3、PMOS管MP4、电容C3和电容C4构成。第二级电荷泵模块由NMOS管MN3、NMOS管MN4、PMOS管MP5、PMOS管MP6、电容C5和电容C6构成。第三级电荷泵模块由NMOS管MN5、NMOS管MN6、PMOS管MP7、PMOS管MP8、电容C7和电容C8构成。NMOS管MN1的衬底、NMOS管MN3的衬底和NMOS管MN5的衬底相连后作为电荷泵的衬底输入端Nbulk1。NMOS管MN2的衬底、NMOS管MN4的衬底和NMOS管MN6的衬底相连后作为电荷泵的衬底输入端Nbulk2。PMOS管MP3的衬底、PMOS管MP4的衬底、PMOS管MP5的衬底、PMOS管MP6的衬底、PMOS管MP7的衬底、PMOS管MP8的衬底相连后作为电荷泵的衬底输入端Pbulk。电容C3的上极板、电容C5的上极板和电容C7的上极板相连后作为电荷泵的时钟输入端UPCLK。电容C4的下极板、电容C6的下极板和电容C8的下极板相连后作为电荷泵的时钟输入端DOWNCLK。NMOS管MN1的源极和NMOS管MN2的源极相连后作为电荷泵的输入端CPIN。电容C3的下极板、NMOS管MN1的漏极、PMOS管MP3的漏极、NMOS管MN2的栅极和PMOS管MP4的栅极相连。电容C 4的上极板、NMOS管MN2的漏极、PMOS管MP4的漏极、NMOS管MN1的栅极和PMOS管MP3的栅极相连。PMOS管MP3的源极、PMOS管MP4的源极、NMOS管MN3的源极和NMOS管MN4的源极相连。电容C5的下极板、NMOS管MN3的漏极、PMOS管MP5的漏极、NMOS管MN4的栅极和PMOS管MP6的栅极相连。电容C6的上极板、NMOS管MN4的漏极、PMOS管MP6的漏极、NMOS管MN3的栅极和PMOS管MP5的栅极相连。PMOS管MP5的源极、PMOS管MP6的源极、NMOS管MN5的源极和NMOS管MN6的源极相连。电容C7的下极板、NMOS管MN5的漏极、PMOS管MP7的漏极、NMOS管MN6的栅极和PMOS管MP8的栅极相连。电容C8的上极板、NMOS管MN6的漏极、PMOS管MP8的漏极、NMOS管MN5的栅极和PMOS管MP7的栅极相连。PMOS管MP7的源极作为电荷泵的输出端CPOUT1。PMOS管MP8的源极作为电荷泵的输出端CPOUT2。

整流电路由PMOS管MP9和PMOS管MP10构成。PMOS管MP10的栅极、以及PMOS管MP9源极和衬底相连后作为整流电路的输入端IN1；PMOS管MP9的栅极、以及PMOS管MP10源极和衬底相连后作为整流电路的输入端IN2；PMOS管MP9漏极和MOS管MP10的漏极相连后作为整流电路的输出端OUT。

本实用新型的工作原理为：

从穿戴太阳能电池和温差电池等环境能量新能源电池产生的200mV DC电源电压连接到环形振荡器的电源端，并通过缓冲差分电路产生差分时钟信号CLKA、CLKB，这两个时钟信号再送入正负时钟生成电路产生高电平为VDD，低电平为-VDD/2的方波差分时钟信号UPCLK和DOWNCLK，利用这两个反相的时钟控制栅交叉耦合电荷泵的工作，使得三级电荷泵的输出端VOUT电压为1.2V。在本实用新型中采用一种堆叠式反相器结构，能够保证环形振荡器在低至200mV的电源电压下正常工作，在低电源电压下，以降低开关速度为代价，获得了较大的输出摆幅。

在传统的栅极交叉耦合升压电路中，从缓冲差分电路输出的时钟信号直接作为三级交叉耦合电荷泵的控制时钟。现以交叉耦合电荷泵第一级作详细分析。在初始时电容C3没有电荷积累，电容两端电压差为零。①当CLKA为低电平时，CLKB为高电平，NMOS管MN1导通，PMOS管MP3截止；MN1的导通会从输入端给C3电容器传递电荷充电，电容板两端电压差为一个输入电压Vin＝200mV②当CLKA为高电平，CLKB为低电平时。MN1截止，MP3导通；电容器C3上极板电压为200mV，又电容器C3没有放电通路，电压不能瞬时突变，因而电容器下极板电压变为Vin加上一个时钟信号振幅ΔVDD(Vin+ΔVDD)，同时由于M17导通，C3的下极板(此时为400mV)通过MP3传到下一级，给后级电路充电。在180nm CMOS工艺仿真实验中，经上下两部分交叉耦合后，第一级输出端(即第二级输入端)电压为400mV，最后经三级逐级抬高升压使得电荷泵输出端VOUT为787mV，接近理论值800mV。

在此基础上，分析交叉耦合电荷泵带来的损耗，损耗主要有反向馈通损耗和实际MOS管背栅效应带来的导通损耗。(1)反向馈通损耗是因为MOS管在理应关闭的阶段由于栅极上的低电平并不是严格意义上的零电压，会导致MOS管存在亚阈值电流泄露而不完全关闭，源漏之间存在漏电流和漏电压，导致电荷反向回流到上一级，这种损耗随着电荷泵级数越多在关断状态下对MOS管的控制效果越弱，损耗越大。(2)由于实际MOS管存在背栅效应，MOS管中存在衬底电压和源极电压的差异给电路带来的损耗。例如，在常见的工艺中NMOS管的衬底为P型半导体材料，假设源漏电压为0，且在本实用新型中MOS管工作在亚阈值条件下，栅源电压V_GS小于阈值电压Vth，将在栅极SiO2下界面形成耗尽层，衬底电压的大小将影响耗尽层的特性，从而影响阈值电压。由阈值电压公式：

可知，Q_dep是影响Vt的重要因素之一，PMOS管同样类似的现象存在。而在通常MOS集成电路设计与应用中，考虑到电路对称性和背栅效应，常将NMOS衬底与每一级输入相连，PMOS与每一级输出相连。

根据上述分析，本实用新型设计了一个正负电压时钟产生电路，用以对电荷泵中NMOS管在工作和关断时进行衬底的动态偏置。当NMOS管需要逻辑工作时，输入一个大于0的电压到衬底，以减小衬底与源极之间的压差，从而减小NMOS管的阈值电压，使正向导通损耗降低；当NMOS管需要逻辑关断时，输入一个小于0的电压到衬底，以增大衬底与源极之间的压差，从而增大其阈值电压，降低反向导通带来的损耗。而所有PMOS衬底接电路中最高电位，即在本实用新型中与整流电路的输出相连。正负时钟产生电路包含负压电路模块，第一正负时钟产生电路的负压电路模块由PMOS管MP1和电容C1构成，第二正负时钟产生电路的负压电路模块由PMOS管MP2和电容C2构成。负压电路模块的PMOS管的栅极接其中一个时钟信号，PMOS管的源极与漏极分别接地和电容的下极板，电容的上极板接与上述时钟信号反相的信号。该负压电路模块工作时，PMOS管导通阶段，电容的下极板接地，电容的上极板充电至时钟信号高电平，此时Vc＝V_上-V_下＝VDD。PMOS管关断阶段，电容上极板接时钟信号的低电平，由于电容两端电压不会突变的特性，此时电容的下极板的电压为V_下＝V_上-Vc＝-VDD，由此产生负压。同时由于PMOS管周期性的导通与关断，该负压为方波信号。第一正负时钟产生电路产生的负压方波信号与VDD分别输入由MN7和MP11构成的反相器结构的选择电路里，可得到与CLKA、CLKB同时序的正负电压方波。第二正负时钟产生电路产生的负压方波信号与VDD分别输入由MN8和MP12构成的反相器结构的选择电路里，可得到与CLKA、CLKB同时序的正负电压方波。该信号与CLKA、CLKB时钟周期相同，因此可将其同时用作交叉耦合电泵的控制时钟。而在传统的没有动态衬底偏置的电路中，三级传统交叉耦合电荷泵电路直接使用缓冲差分电路的时钟进行控制，只能输出787mV电压；对三级传统交叉耦合电荷泵电路使用缓冲差分电路和正负时钟产生电路进行时钟控制，但不进行衬底动态偏置，也只能获得984mV的输出。在结合了动态衬底偏置后，在其他参数均相同的情况下由仿真结果可知，同为三级交叉耦合电荷泵，本实用新型的电路最终能产生1.19V的输出电压。而传统栅交叉耦合电荷泵升到1.19V则需要5级电荷泵，本实用新型节省了版图面积，升压效果有较大的提升。图3为本实用新型提出的升压电路和传统的栅极交叉耦合升压电路的升压效果对比图。

需要说明的是，尽管以上本实用新型所述的实施例是说明性的，但这并非是对本实用新型的限制，因此本实用新型并不局限于上述具体实施方式中。在不脱离本实用新型原理的情况下，凡是本领域技术人员在本实用新型的启示下获得的其它实施方式，均视为在本实用新型的保护之内。

Claims

1.一种基于正负时钟产生电路的亚阈值升压电路，包括亚阈值升压电路本体，其特征是，该亚阈值升压电路由环形振荡器、缓冲差分电路、2个正负时钟产生电路、电荷泵和整流电路组成；第一正负时钟产生电路由PMOS管MP1、电容C1、PMOS管MP11和NMOS管MN7构成；第二正负时钟产生电路由PMOS管MP2、电容C2、PMOS管MP12和NMOS管MN8构成；

环形振荡器输出端OUT接到缓冲差分电路的输入端IN；

缓冲差分电路差分时钟输出端CLKA连接到第一正负时钟产生电路的PMOS管MP1的栅极、PMOS管MP11以及NMOS管MN7的栅极，以及第二正负时钟产生电路的电容C2的上极板；

缓冲差分电路差分时钟输出端CLKB连接到第二正负时钟产生电路的PMOS管MP2的栅极、PMOS管MP12以及NMOS管MN8的栅极，以及第一正负时钟产生电路的电容C1的上极板；

PMOS管MP11的源极和衬底接电源VDD，PMOS管MP1的源极和衬底接地；电容C1下极板与PMOS管MP1的漏极、以及NMOS管MN7的源极和衬底相连；PMOS管MP11的漏极以及NMOS管MN7的漏极相连后作为第一正负时钟产生电路的输出端接到电荷泵的衬底输入端Nbulk1和时钟输入端UPCLK；

PMOS管MP12的源极和衬底接电源VDD，PMOS管MP2的源极和衬底接地；电容C2下极板与PMOS管MP2的漏极、以及NMOS管MN8的源极和衬底相连；PMOS管MP12的漏极以及NMOS管MN8的漏极相连后作为第二正负时钟产生电路的输出端接到电荷泵的衬底输入端Nbulk2和时钟输入端DOWNCLK；

电荷泵的输入端CPIN接电源VDD；电荷泵的输出端CPOUT1和CPOUT2分别连接到整流电路的输入端IN1和IN2；整流电路的输出端OUT连接到电荷泵的衬底输入端Pbulk，并作为亚阈值升压电路本体的输出端。

2.根据权利要求1所述的一种基于正负时钟产生电路的亚阈值升压电路，其特征是，环形振荡器采用堆叠式反相器电路。

3.根据权利要求1所述的一种基于正负时钟产生电路的亚阈值升压电路，其特征是，缓冲差分电路由缓冲链模块和差分时钟模块构成；

缓冲链模块的输入端作为缓冲差分电路的输入端IN，缓冲链模块的输出端连接差分时钟模块的输入端，差分时钟模块的2个输出端分别作为缓冲差分电路的差分时钟输出端CLKA和CLKB。

4.根据权利要求1或3所述的一种基于正负时钟产生电路的亚阈值升压电路，其特征是，缓冲差分电路输出端CLKA和CLKB输出的差分时钟信号相位相反且幅度相等。

5.根据权利要求1所述的一种基于正负时钟产生电路的亚阈值升压电路，其特征是，电荷泵由三级电荷泵模块级联而成；第一级电荷泵模块由NMOS管MN1、NMOS管MN2、PMOS管MP3、PMOS管MP4、电容C3和电容C4构成；第二级电荷泵模块由NMOS管MN3、NMOS管MN4、PMOS管MP5、PMOS管MP6、电容C5和电容C6构成；第三级电荷泵模块由NMOS管MN5、NMOS管MN6、PMOS管MP7、PMOS管MP8、电容C7和电容C8构成；

NMOS管MN1的衬底、NMOS管MN3的衬底和NMOS管MN5的衬底相连后作为电荷泵的衬底输入端Nbulk1；NMOS管MN2的衬底、NMOS管MN4的衬底和NMOS管MN6的衬底相连后作为电荷泵的衬底输入端Nbulk2；

PMOS管MP3的衬底、PMOS管MP4的衬底、PMOS管MP5的衬底、PMOS管MP6的衬底、PMOS管MP7的衬底、PMOS管MP8的衬底相连后作为电荷泵的衬底输入端Pbulk；

电容C3的上极板、电容C5的上极板和电容C7的上极板相连后作为电荷泵的时钟输入端UPCLK；电容C4的下极板、电容C6的下极板和电容C8的下极板相连后作为电荷泵的时钟输入端DOWNCLK；

NMOS管MN1的源极和NMOS管MN2的源极相连后作为电荷泵的输入端CPIN；

电容C3的下极板、NMOS管MN1的漏极、PMOS管MP3的漏极、NMOS管MN2的栅极和PMOS管MP4的栅极相连；电容C 4的上极板、NMOS管MN2的漏极、PMOS管MP4的漏极、NMOS管MN1的栅极和PMOS管MP3的栅极相连；

PMOS管MP3的源极、PMOS管MP4的源极、NMOS管MN3的源极和NMOS管MN4的源极相连；

电容C5的下极板、NMOS管MN3的漏极、PMOS管MP5的漏极、NMOS管MN4的栅极和PMOS管MP6的栅极相连；电容C6的上极板、NMOS管MN4的漏极、PMOS管MP6的漏极、NMOS管MN3的栅极和PMOS管MP5的栅极相连；

PMOS管MP5的源极、PMOS管MP6的源极、NMOS管MN5的源极和NMOS管MN6的源极相连；

电容C7的下极板、NMOS管MN5的漏极、PMOS管MP7的漏极、NMOS管MN6的栅极和PMOS管MP8的栅极相连；电容C8的上极板、NMOS管MN6的漏极、PMOS管MP8的漏极、NMOS管MN5的栅极和PMOS管MP7的栅极相连；

PMOS管MP7的源极作为电荷泵的输出端CPOUT1；PMOS管MP8的源极作为电荷泵的输出端CPOUT2。

6.根据权利要求1所述的一种基于正负时钟产生电路的亚阈值升压电路，其特征是，整流电路由PMOS管MP9和PMOS管MP10构成；

PMOS管MP10的栅极、以及PMOS管MP9源极和衬底相连后作为整流电路的输入端IN1；PMOS管MP9的栅极、以及PMOS管MP10源极和衬底相连后作为整流电路的输入端IN2；PMOS管MP9漏极和MOS管MP10的漏极相连后作为整流电路的输出端OUT。