CN215894942U - 测速定距装置 - Google Patents

Abstract

本实用新型提供一种测速定距装置，包括外部输入模拟信号的滤波电路，输出定时信号的时钟控制电路，用于编程所述时钟控制电输出信号的时间和模拟信号采集修正的中央处理器MCU；用于轨到轨输入和输出的信号放大电路；以及用于为所述时钟控制电路和中央处理器MCU提供稳定电压的电压调整电路。该电路采用带有定时关断输出的可编程时钟控制电路，关断时电量消耗极低，彻底解决了普通定时电路的功耗大问题，实现了从而用低功耗模式实现高精度的定时能力，功率低至5uA，降低模块对电源依赖，并可以将电路接收到的速度信号，通过AD转换，按速度时间修正表进行距离修正，实现了定距的功能，从而实现产品定时和速度探测和定距的功能集成，大大缩小了产品的体积，拓展了此装置的应用场景。

Description

测速定距装置

技术领域

本实用新型电子技术领域，具体地涉及一种测速定距装置。

背景技术

现在的社会，电子自动化及半导体技术发展迅速，越来越多的自动化监控设备的出现，替代了以往的人工监视或操控工作，大大提高了监测与控制的精度及工作效率。当前，自动化监控设备几乎无处不在，如视频监控、电力监控、工程领域的安全监控，并且正以几何速率增长。随着经济发展和社会进步，电器的小型化、高性能成为一个发展趋势。目前，电路产品的功能多种多样，比如定时，测速，定距等等智能化的功能，但是这些电器一般都是价格高昂，功能单一化且体积较大，功耗较大，性能较差，如何集成电路功能，使其小型化、廉价化、并且能实现高性能，大大拓宽其应用领域，成为各大电器厂商的一大研宄方向。

节能、环保也是目前所有行业发展的主题，现在的节能降耗的通行做法就是采用控制芯片内嵌或外嵌两种的低功耗定时模块来实现管理，即电子产品在完成正常工作后(高功耗模式)，马上进入睡眠状态(低功耗模式)，定时时间过后，退出睡眠状态，再次进入正常工作状态，从而实现了最大限度的节能降耗。而目前市面上的电子产品的低功耗实现方案大都要么在1mA级别，要么定时模块的计时精度不够，不能满足特定场合的特定需要。另外，现有的智能定时装置都是固定安装在某个设备上，仅能通过嵌入方式固定，不能移动，这对于需要不同设备设置定时功能存在不便移动的困扰。为此，本技术领域迫切需要研制出一种能够精确计时、低功耗输出、功能集成、体积较小的智能电路装置。

实用新型内容

针对现有技术中存在的技术问题，本实用新型的目的在于提供一种测速定距装置。该装置采用带有定时关断输出的可编程时钟控制电路，关断时电量消耗极低，彻底解决了普通定时电路的功耗大问题，功率低至5uA，实现了从而用低功耗模式实现高精度的收解码能力，在降低模块对电源依赖，并将电路接收到的模拟速度信号，通过AD转换，按速度时间修正表进行距离修正，实现了定距的功能，从而实现产品定时和速度探测和定距的功能集成，大大缩小了产品的体积，拓展了此装置的应用场景。

为达到上述目的，本实用新型采用下述技术方案：

一种测速定距装置，其特征在于，包括外部输入模拟信号的滤波电路，输出定时信号的时钟控制电路，用于编程所述时钟控制电输出信号的时间和模拟信号采集修正的中央处理器MCU；用于轨到轨输入和输出的信号放大电路；以及用于为所述时钟控制电路和中央处理器MCU提供稳定电压的电压调整电路。

优选地，所述外部输入模拟信号的滤波电路包括芯片U6(MAX9912)，电容 C15、C17和C18，R8、R9和R10，信号输入端M1，信号输入端M2；信号输入端 M1与C18的一端相连；C18的另一端与R10的一端相连，R10的另一端和R8的一端、C15的一端、R9的一端和所述芯片U6(MAX9912)的引脚5相连，R8、C15、 R9的另一端和所述芯片U6(MAX9912)的引脚1相连。

优选地，所述所述输出定时信号的时钟控制电路包括芯片U5、低功耗高精度硅振荡器芯片U4(LTC6930-8)，电阻R6，电容C10，C11，C24，所述芯片U5 包括引脚1(VSS)、2、3、4、5(SBWTDIO)、6、7(TAINCLK)、8、9、10、11、12、 13、14、15(TA1.0)、16(TA1.1)、17、18、19、20、21(TACLK)、22、23、24、 25、26、27、28、29(SBWTCK)、30(VC)、31、32(VSS)和33；所述芯片U4包括引脚A、B、C、V1+、V2+、OUT、GND1和GND2；芯片U4的引脚A、B、V1+、V2+、 C11的一端、C12的一端、C24的一端和VD2相连；C11、C12、C24的另一端接地，所述芯片U4的引脚C和信号输入端CON1接地，GND1和GND2接地，芯片 U4的引脚OUT与所述芯片的U5的TAINCLK脚相连，所述芯片U5的引脚2、3、 4、6、8、9、10、11、12、13、14、17、18、20、23、25、26、27、28、31、 32悬空。芯片U5的15脚、C20的一端和C21的一端相连，C20的另一端与信号输入端SI2相连，C21的另一端接地，所述芯片U5的引脚16与信号输入端GB2 相连，所述芯片U5的引脚1和引脚33接地，所述芯片U5的引脚24与信号输入端Z2相连。

优选地，所述用于为时钟控制电路和中央处理器MCU提供稳定电压的电压调整电路包括低功耗正电压调整芯片U3(XC6206)，高速开关二极管D9(1N4148) 和D10(IN4148),电容C10，C13，电阻R5，R6，信号输入端Z2、VD2、J1和 J2，信号输出端SI1、GB2、VIN2和GND3；所述芯片U3包括引脚IN、引脚OUT 和引脚GND；所述高速开关二极管D9(1N4148)包括阳极、阴极；所述信号输入端J1包括引脚1、2、3和4；所述信号输入端J2和高速开关二极管D10(1N4148) 的阳极相连，所述D10(IN4148)的阴极和所述信号输出端VIN2相连；所述U3 的引脚OUT与所述高速开关二极管D9(1N4148)的阳极与电容C10的一端与R6 的一端相连；R6的另一端与芯片U5的22脚相连；所述芯片U3的引脚GND和 C10的另一端接地；所述高速开关二极管D9(1N4148)的阴极、所述U5的30 脚(VC)、R5的一端与信号输出端J1的1脚相连；R5的另一端、C13的一端、 J1的3脚和芯片U5的5脚(SBWTDIO)相连；J1的2脚和芯片U5的29脚(SBWTCK) 相连；C13的另一端和J1的4脚接地。

优选地，所述用于轨到轨输入和输出的信号放大电路，包括带有关断的信号运算处理器芯片U6(MAX9912)，固定电压稳压器芯片U7(MCP1700)，电阻R7，电容C14，信号输入端M2，所述芯片U6包括引脚1(OUTA)、2(INA-)、3(INA+)、 4(Vss)、5(INB+)、6(INB-)、7(OUTB)和8(Vdd)；所述芯片U7(MCP1700)包括引脚OUT、引脚IN和引脚GND；U4的引脚4接地；U4的引脚3、5和电容C17 的一端还有信号输入端M2及固定电压稳压器芯片U7(MCP1700)相连；C17的另一端接地，U6的引脚7(OUTB)与芯片U5的引脚19相连，芯片U6的引脚6 和C14、R7的一端相连，芯片U6的引脚7和C14、R7的另一端相连。芯片U6 的引脚8、芯片U7的引脚IN、C16的一端、C19的一端和芯片U5的引脚21相连，C16和C19的另一端接地。

优选地，所述XC6206芯片的IN脚为高电平或高速开关二极管D9(1N4148) 的阳极节点输出为高电平或信号输入端J1的1脚输出高电平时，所述U5 (MSP430F2132)芯片的定时器A开启，可写入TACLK高速时钟信号，定时器A 可捕捉CCI0A输入信号；所述XC6206芯片的IN脚为低电平或高速开关二极管 D9(1N4148)的阳极节点为低电平时，所述MSP430F2132芯片的定时器A时钟关闭；

优选地，所述MSP430F2132芯片的21脚输出高电平且MCP1700芯片的IN 脚输出高电平均可由连接至TACLK脚的MSP430F2132芯片驱动实现。

优选地，所述低功耗正电压调整芯片U3(XC6206)与D9(IN4148)相连，实现高精度速度信号的单向隔离通讯，所述U5(MSP430F2132)的引脚5(SBWTDIO) 和引脚6(SBWTCK)可作为两线程JTAG功能时的时钟引脚和数据引脚。

优选地，单片机MSP430F2132连接至所述信号运算处理器芯片U6(MAX9912)，通过轨到轨输入，用超低输入偏置电流，提供满电源摆幅输入及输出，实现低功耗电流驱动，从而实现极高速度的收解码能力，功率电流低至5uA，降低模块对电源依赖，大大拓展了模块的应用场景。为进一步节省功耗，采用程控低功耗关断模式，进一步降低电源电流，并使运算放大器输出处于高阻状态；电路接收到的模拟速度信号，通过AD转换，按速度时间修正表进行距离修正，实现了速度探测和定距的功能。

优选地，所述中央处理器MCU为单片机MSP430F2132；

单片机MSP430F2132连接至晶振芯片LTC6930-8且用于输入定时参数控制电路的低功耗频率切换；

单片机MSP430F2132连接至U7(MCP1700)的IN极，用于驱动单片机的节点输入高电平或低电平从而控制信号运算处理电路的响应状态。

本实用新型的有益效果如下：

1、本实用新型的测速定距装置采用带有定时关断输出的可编程时钟控制电路，关断时电量消耗极低，功率电流低至5uA，彻底解决了普通监测模块的功耗大的问题，最大限度节省电能，节约成本，无污染。

2、本实用新型可以实现极高的定时精度。

3、本实用新型拥有速度探测和定距输出能力，可以将电路接收到的速度信号，按速度时间修正表进行距离修正，实现了定距的功能，从而实现产品定时和速度探测和定距的功能集成，大大缩小了产品的体积，拓展了此装置的应用场景。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步详细的说明。

图1示出了测速定距装置的原理示意图。

具体实施方式

为了更清楚地说明本实用新型，下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本实用新型的保护范围。

如图1所示，在本实用新型的一个实施方式中提供一种测速定距装置，包括依次连接的外部输入模拟信号的滤波电路，输出定时信号的时钟控制电路，用于编程所述时钟控制电输出信号的时间和模拟信号采集修正的中央处理器 MCU；用于轨到轨输入和输出的信号放大电路；以及用于为所述时钟控制电路和中央处理器MCU提供稳定电压的电压调整电路。

外部输入模拟信号的滤波电路，保证外部输入信号和电压的平滑，保证电路系统的稳定。所述外部输入模拟信号的滤波电路包括芯片U6(MAX9912)，电容C15、C17和C18，R8、R9和R10，信号输入端M1，信号输入端M2；信号输入端M1与C18的一端相连；C18的另一端与R10的一端相连，R10的另一端和R8 的一端、C15的一端、R9的一端和所述芯片U6(MAX9912)的引脚5相连，R8、 C15、R9的另一端和所述芯片U6(MAX9912)的引脚1相连。

中央处理器MCU和时钟控制电路是用来采集修正模拟信号和输出定时信号；时钟控制电路负责在定时时间到时输出高低电平信号驱动控制电路的启停。所述采集修正模拟信号和输出定时信号的中央处理器MCU和时钟控制电路包括芯片U5、低功耗高精度硅振荡器芯片U4(LTC6930-8)，电阻R6，电容C10，C11， C24，所述芯片U5包括引脚1(VSS)、2、3、4、5(SBWTDIO)、6、7(TAINCLK)、8、 9、10、11、12、13、14、15(TA1.0)、16(TA1.1)、17、18、19、20、21(TACLK)、 22、23、24、25、26、27、28、29(SBWTCK)、30(VC)、31、32(VSS)和33；所述芯片U4包括引脚A、B、C、V1+、V2+、OUT、GND1和GND2；芯片U4的引脚A、 B、V1+、V2+、C11的一端、C12的一端、C24的一端和VD2相连；C11、C12、C24 的另一端接地，所述芯片U4的引脚C和信号输入端CON1接地，GND1和GND2接地，芯片U4的引脚OUT与所述芯片的U5的TAINCLK脚相连，所述芯片U5的引脚2、3、4、6、8、9、10、11、12、13、14、17、18、20、23、25、26、27、 28、31、32悬空。芯片U5的15脚、C20的一端和C21的一端相连，C20的另一端与信号输入端SI2相连，C21的另一端接地，所述芯片U5的引脚16与信号输入端GB2相连，所述芯片U5的引脚1和引脚33接地，所述芯片U5的引脚24 与信号输入端Z2相连。

电压调整电路，用于为时钟控制电路和中央处理器MCU提供稳定电能。包括低功耗正电压调整芯片U3(XC6206)，高速开关二极管D9(1N4148)和D10 (IN4148),电容C10，C13，电阻R5，R6，信号输入端Z2、VD2、J1和J2，信号输出端SI1、GB2、VIN2和GND3；所述芯片U3包括引脚IN、引脚OUT和引脚 GND；所述高速开关二极管D9(1N4148)包括阳极、阴极；所述信号输入端J1 包括引脚1、2、3和4；所述信号输入端J2和高速开关二极管D10(1N4148) 的阳极相连，所述D10(IN4148)的阴极和所述信号输出端VIN2相连；所述U3 的引脚OUT与所述高速开关二极管D9(1N4148)的阳极与电容C10的一端与R6 的一端相连；R6的另一端与芯片U5的22脚相连；所述芯片U3的引脚GND和 C10的另一端接地；所述高速开关二极管D9(1N4148)的阴极、所述U5的30 脚(VC)、R5的一端与信号输出端J1的1脚相连；R5的另一端、C13的一端、 J1的3脚和芯片U5的5脚(SBWTDIO)相连；J1的2脚和芯片U5的29脚(SBWTCK) 相连；C13的另一端和J1的4脚接地。

信号处理电路，用于处理轨到轨输入和输出的模拟信号，包括带有关断的信号运算处理器芯片U6(MAX9912)，固定电压稳压器芯片U7(MCP1700)，电阻 R7，电容C14，信号输入端M2，所述芯片U6包括引脚1(OUTA)、2(INA-)、3(INA+)、 4(Vss)、5(INB+)、6(INB-)、7(OUTB)和8(Vdd)；所述芯片U7(MCP1700)包括引脚OUT、引脚IN和引脚GND；U4的引脚4接地；U4的引脚3、5和电容C17 的一端还有信号输入端M2及固定电压稳压器芯片U7(MCP1700)相连；C17的另一端接地，U6的引脚7(OUTB)与芯片U5的引脚19相连，芯片U6的引脚6 和C14、R7的一端相连，芯片U6的引脚7和C14、R7的另一端相连。芯片U6 的引脚8、芯片U7的引脚IN、C16的一端、C19的一端和芯片U5的引脚21相连，C16和C19的另一端接地。单片机MSP430F2132连接至U7(MCP1700)的IN 极，用于驱动单片机的节点输入高电平或低电平从而控制信号运算处理电路的响应状态。

中央处理器MCU，用于编程时钟控制电路输出信号的时间或直接通过向控制电路输入信号控制电路开关状态。中央处理器MCU为MSP430F2132；单片机 MSP430F2132连接至低功耗高精度硅振荡器芯片U4(LTC6930-8)且用于输入定时参数控制电路的低功耗频率切换，从而控制电路的响应状态。

在本实用新型中，单片机MSP430F2132通过对时钟控制电路进行编程控制，单片机MSP430F2132还有对外的数字接口，用户可通过对外数字接口输入控制参数，实现自定义的自动启动时间控制。MCU在定时参数作用下，根据定时参数值在每次启动后向定时中断器芯片写入下次中断时间，控制电路的闭合状态，并在需要时输出低电平断开控制电路开关。

在本实用新型中，XC6206芯片的IN脚为高电平或高速开关二极管D9 (1N4148)的阳极节点输出为高电平或信号输入端J1的1脚输出高电平时，所述U5(MSP430F2132)芯片的定时器A开启，可写入TACLK高速时钟信号，定时器A可捕捉CCI0A输入信号；所述XC6206芯片的IN脚为低电平或高速开关二极管D9(1N4148)的阳极节点为低电平时，所述MSP430F2132芯片的定时器A 时钟关闭；

所述芯片U6(MAX9912)的Vdd脚输出高电平且MCP1700芯片的IN脚输出高电平均可由连接至TACLK脚的MSP430F2132芯片驱动实现，所述低功耗正电压调整芯片U3(XC6206)与D9(IN4148)相连，实现高精度速度信号的单向隔离通讯，所述U5(MSP430F2132)的引脚5(SBWTDIO)和引脚6(SBWTCK)可作为两线程JTAG功能时的时钟引脚和数据引脚。

信号处理电路采用程控的方式，通过轨到轨输入，用超低输入偏置电流，提供满电源摆幅输入及输出，实现低功耗电流驱动，从而实现极高速度的收解码能力，功率电流低至5uA，降低模块对电源依赖，大大拓展了模块的应用场景。为进一步节省功耗，采用程控低功耗关断模式，进一步降低电源电流，并使运算放大器输出处于高阻状态；电路接收到的模拟速度信号，通过AD转换，按速度时间修正表进行距离修正，实现了定距的功能，从而实现定时和速度探测和定距的功能集成，大大缩小了产品的体积，拓展了此装置的应用场景。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。

本实施例中的其他部分均为现有技术，在此不再赘述。

Claims (10)

1.一种测速定距装置，其特征在于，包括外部输入模拟信号的滤波电路，输出定时信号的时钟控制电路，用于编程所述时钟控制电路输出信号的时间和模拟信号采集修正的中央处理器MCU；用于轨到轨输入和输出的信号放大电路；以及用于为所述时钟控制电路和中央处理器MCU提供稳定电压的电压调整电路。

2.根据权利要求1所述外部输入模拟信号的滤波电路，其特征在于，包括芯片U6(MAX9912)，电容C15、C17和C18，R8、R9和R10，信号输入端M1，信号输入端M2；信号输入端M1与C18的一端相连；C18的另一端与R10的一端相连，R10的另一端和R8的一端、C15的一端、R9的一端和所述芯片U6(MAX9912)的引脚5相连，R8、C15、R9的另一端和所述芯片U6(MAX9912)的引脚1相连。

3.根据权利要求2所述测速定距装置，其特征在于，所述输出定时信号的时钟控制电路包括芯片U5，低功耗高精度硅振荡器芯片U4(LTC6930-8)，电阻R6，电容C10，C11，C24，所述芯片U5包括引脚1(VSS)、2、3、4、5(SBWTDIO)、6、7(TAINCLK)、8、9、10、11、12、13、14、15(TA1.0)、16(TA1.1)、17、18、19、20、21(TACLK)、22、23、24、25、26、27、28、29(SBWTCK)、30(VC)、31、32(VSS)和33；所述芯片U4包括引脚A、B、C、V1+、V2+、OUT、GND1和GND2；芯片U4的引脚A、B、V1+、V2+、C11的一端、C12的一端、C24的一端和VD2相连；C11、C12、C24的另一端接地，所述芯片U4的引脚C和信号输入端CON1接地，GND1和GND2接地，芯片U4的引脚OUT与所述芯片的U5的TAINCLK脚相连，所述芯片U5的引脚2、3、4、6、8、9、10、11、12、13、14、17、18、20、23、25、26、27、28、31、32悬空，芯片U5的15脚、C20的一端和C21的一端相连，C20的另一端与信号输入端SI2相连，C21的另一端接地，所述芯片U5的引脚16与信号输入端GB2相连，所述芯片U5的引脚1和引脚33接地，所述芯片U5的引脚24与信号输入端Z2相连。

4.根据权利要求3所述测速定距装置，其特征在于，所述用于为时钟控制电路和中央处理器MCU提供稳定电压的电压调整电路包括低功耗正电压调整芯片U3(XC6206)，高速开关二极管D9(1N4148)和D10(IN4148),电容C10，C13，电阻R5，R6，信号输入端Z2、VD2、J1和J2，信号输出端SI1、GB2、VIN2和GND3；所述芯片U3包括引脚IN、引脚OUT和引脚GND；所述高速开关二极管D9(1N4148)包括阳极、阴极；所述信号输入端J1包括引脚1、2、3和4；所述信号输入端J2和高速开关二极管D10(1N4148)的阳极相连，所述D10(IN4148)的阴极和所述信号输出端VIN2相连；所述U3的引脚OUT与所述高速开关二极管D9(1N4148)的阳极与电容C10的一端与R6的一端相连；R6的另一端与芯片U5的22脚相连；所述芯片U3的引脚GND和C10的另一端接地；所述高速开关二极管D9(1N4148)的阴极、所述U5的30脚(VC)、R5的一端与信号输出端J1的1脚相连；R5的另一端、C13的一端、J1的3脚和芯片U5的5脚(SBWTDIO)相连；J1的2脚和芯片U5的29脚(SBWTCK)相连；C13的另一端和J1的4脚接地。

5.根据权利要求4所述测速定距装置，其特征在于，所述用于轨到轨输入和输出的信号放大电路，包括带有关断的信号运算处理器芯片U6(MAX9912)，固定电压稳压器芯片U7(MCP1700)，电阻R7，电容C14，信号输入端M2，所述芯片U6包括引脚1(OUTA)、2(INA-)、3(INA+)、4(Vss)、5(INB+)、6(INB-)、7(OUTB)和8(Vdd)；所述芯片U7(MCP1700)包括引脚OUT、引脚IN和引脚GND；U4的引脚4接地；U4的引脚3、5和电容C17的一端还有信号输入端M2及固定电压稳压器芯片U7(MCP1700)相连；C17的另一端接地，U6的引脚7(OUTB)与芯片U5的引脚19相连，芯片U6的引脚6和C14、R7的一端相连，芯片U6的引脚7和C14、R7的另一端相连，芯片U6的引脚8、芯片U7的引脚IN、C16的一端、C19的一端和芯片U5的引脚21相连，C16和C19的另一端接地。

6.根据权利要求5所述测速定距装置，其特征在于，所述XC6206芯片的IN脚为高电平或高速开关二极管D9(1N4148)的阳极节点输出为高电平或信号输入端J1的1脚输出高电平时，所述U5(MSP430F2132)芯片的定时器A开启，可写入TACLK高速时钟信号，定时器A可捕捉CCI0A输入信号；所述XC6206芯片的IN脚为低电平或高速开关二极管D9(1N4148)的阳极节点为低电平时，所述MSP430F2132芯片的定时器A时钟关闭。

7.根据权利要求6所述测速定距装置，其特征在于，所述芯片U6(MAX9912)的Vdd脚输出高电平且MCP1700芯片的IN脚输出高电平均可由连接至TACLK脚的MSP430F2132芯片驱动实现。

8.根据权利要求7所述测速定距装置，其特征在于，所述低功耗正电压调整芯片U3(XC6206)与D9(IN4148)相连，实现高精度速度信号的单向隔离通讯，所述U5(MSP430F2132)的引脚5(SBWTDIO)和引脚6(SBWTCK)可作为两线程JTAG功能时的时钟引脚和数据引脚。

9.根据权利要求8所述测速定距装置，其特征在于，MSP430F2132芯片连接至所述信号运算处理器芯片U6(MAX9912)，通过轨到轨输入，用超低输入偏置电流，提供满电源摆幅输入及输出，实现低功耗电流驱动，从而实现极高速度的收解码能力，功率电流低至5uA，降低模块对电源依赖，大大拓展了模块的应用场景；为进一步节省功耗，采用程控低功耗关断模式，进一步降低电源电流，并使运算放大器输出处于高阻状态；电路接收到的模拟速度信号，通过AD转换，按速度时间修正表进行距离修正，实现了速度探测和定距的功能。

10.根据权利要求9所述测速定距装置，其特征在于，所述中央处理器MCU为单片机MSP430F2132；

单片机MSP430F2132连接至晶振芯片LTC6930-8且用于输入定时参数控制电路的低功耗频率切换；

单片机MSP430F2132连接至U7(MCP1700)的IN极，用于驱动单片机的节点输入高电平或低电平从而控制信号运算处理电路的响应状态。

Images