CN215871372U

CN215871372U - 一种多信号提取前端

Info

Publication number: CN215871372U
Application number: CN202121599344.0U
Authority: CN
Inventors: 王诚卓; 史跃跃; 曹徵鉴
Original assignee: Dfine Technology Co Ltd
Current assignee: Dfine Technology Co Ltd
Priority date: 2021-07-14
Filing date: 2021-07-14
Publication date: 2022-02-18
Anticipated expiration: 2031-07-14

Abstract

本实用新型提出了一种多信号提取前端，包括多路校准单元、多路接收通道、多路功分模块、数字处理单元、电源模块；在多路所述接收通道的输入端前设置有双刀选择开关，一路接收通道对应一路校准单元通过双刀选择开关选择连通多频点干扰强信号；所述多路功分模块和数字处理单元分别与多路接收通道连接；所述电源模块分别与数字处理单元和接收通道连接；多频点干扰强信号进入接收通道后会产生交调产物，通过多个通道选择不同频段进行筛选，将干扰频点信号滤除，仅留下有用弱信号，多级放大有用弱信号后输出后端AD采样。实现在电台波段多个强信号干扰，同时将有用弱信号通过滤波器筛选、多级放大后提取有用信号。具有通道多、线性度高、噪声低、增益高、滤波矩形系数高、抗干扰能力强等特点。

Description

一种多信号提取前端

技术领域

本实用新型属于电子通信的雷达阵接收前端技术领域，具体地说，涉及一种多信号提取前端。

背景技术

相控阵雷达(英文:Phased Array Radar，PAR)即相位控制电子扫描阵列雷达，利用大量个别控制的小型天线单元排列成天线阵面，每个天线单元都由独立的移相开关控制，通过控制各天线单元发射的相位，就能合成不同相位波束。相控阵各天线单元发射的电磁波以干涉原理合成一个接近笔直的雷达主瓣，而旁瓣则是各天线单元的不均匀性而造成。

相控阵分为"被动无源式"(PESA)与"主动有源式"(AESA)，其中技术性能较低的"被动无源式"在上世纪80年代已有成熟的系统部署于舰艇及中/小型飞机上，而性能更优异、发展前景更好但技术性能较高的"主动有源式"则到了90年代末期才开始有实用的战机用与舰载系统进行服役。

相控阵雷达从根本上解决了传统机械扫描雷达的种种先天问题，在相同的孔径与操作波长下，相控阵的反应速度、目标更新速率、多目标追踪能力、分辨率、多功能性、电子对抗能力等都远优于传统雷达，相对而言则付出了更加昂贵、技术要求更高、功率消耗与冷却需求更大等代价。

同样的，在雷达通信领域中，信号的提取是数据处理的基础，采取到的信号质量越高，则在后期的传输和处理过程中的精度也会越好。故其信号提取前端能否在多种干扰信号中提取到高质量有用信息，也是重中之重。

实用新型内容

本实用新型针对现有技术的上述需求，提出了一种多信号提取前端；多频点干扰强信号进入接收通道后会产生交调产物，通过多个通道选择不同频段进行筛选，将干扰频点信号滤除，仅留下有用弱信号，多级放大有用弱信号后输出后端AD采样。实现在电台波段多个强信号干扰，同时将有用弱信号通过滤波器筛选、多级放大后提取有用信号。具有通道多、线性度高、噪声低、增益高、滤波矩形系数高、抗干扰能力强等特点。

本实用新型具体实现内容如下：

本实用新型提出了一种多信号提取前端，用于在多信号强干扰的环境下接收多频点干扰强信号，并对需要的信号进行提取，所述多信号提取前端包括多路校准单元、多路接收通道、多路功分模块、数字处理单元、电源模块；

在多路所述接收通道的输入端前设置有双刀选择开关，一路接收通道对应一路校准单元通过双刀选择开关选择连通多频点干扰强信号；

所述多路功分模块和数字处理单元分别与多路接收通道连接；

所述电源模块分别与数字处理单元和接收通道连接。

为了更好地实现本实用新型，进一步地，一路所述接收通道包括依次连接的第一低噪声放大器、第一滤波器、功分器；还包括合路器；

所述功分器功分多路，在功分器的多路输出端后都设置有信号处理通道；

每个所述信号处理通道包括依次连接的第一开关、第二滤波器、第二低噪声放大器、第三低噪声放大器、数控衰减器、第四低噪声放大器；

多路信号处理通道的第四低噪声放大器的输出端都与合路器连接，所述合路器的输出端即为接收通道的输出端。

为了更好地实现本实用新型，进一步地，所述接收通道还设置有用于电源管理、信号控制和温度检测的中控单元，所述中控单元分别与第一开关、第二低噪声放大器、第三低噪声放大器、数控衰减器和第四低噪声放大器连接。

为了更好地实现本实用新型，进一步地，所述数字处理单元包括主控FPGA模块、时钟驱动模块、VCXO晶振模块、网口驱动模块、串口芯片模块；

所述时钟驱动模块、VCXO晶振模块、网口驱动模块、串口芯片模块、电源模块都分别与所述主控FPGA模块连接；

在多路所述接收通道中，一路接收通道与数字处理单元之间通过控制信号连接；其余接收通道中设置有串口芯片，并与数字处理单元之间通过串口芯片进行信号连接；

在与数字处理单元通过串口芯片进行连接的接收通道中还设置有电压转换单元，并通过电压转换单元与所述电源模块连接。

为了更好地实现本实用新型，进一步地，所述电源模块包括保险丝、AC-DC转换单元、第一LTM4644EY电平转换单元、第二LTM4644EY电平转换单元、LT1963AES8 LDO稳压单元、DC-DC FPGA供电单元；

所述保险丝设置在AC-DC转换单元的输入端；所述第一LTM4644EY电平转换单元、第二LTM4644EY电平转换单元分别连接在AC-DC转换单元的输出端；所述LT1963AES8 LDO稳压单元与第一LTM4644EY电平转换单元连接；所述DC-DC FPGA供电单元与第二LTM4644EY电平转换单元连接。

为了更好地实现本实用新型，进一步地，所述接收通道设置有12路。

为了更好地实现本实用新型，进一步地，所述功分器为一分十路的功分器，所述合路器为一合十路的合路器。

为了更好地实现本实用新型，进一步地，所述第二滤波器为矩形系数小于1.2的带通声表滤波器。

本实用新型与现有技术相比具有以下优点及有益效果：

（1）区别于传统本振混频提取方式，不采用传统超外差接收机设计方式，采用通道的线性度控制交调产物的产生，再通过高矩形系数进行频段筛选，具有链路简单控制简化；

（2）多频点干扰强信号进入接收通道后会产生交调产物，技术难点在于保证接收通道噪声系数，同时控制低噪放产生交调产物的幅度；通过多个通道选择不同频段的高矩形系数滤波器进行筛选，将干扰频点信号滤除，仅留下有用弱信号，多级放大有用弱信号后输出后端AD采样；

（3）实现在电台波段多个强信号干扰，同时将有用弱信号通过滤波器筛选、多级放大后提取有用信号。具有通道多、线性度高、噪声低、增益高、滤波矩形系数高、抗干扰能力强等特点。

附图说明

图1为本实用新型完整系统结构示意图；

图2为本实用新型接收通道的系统结构示意图；

图3为本实用新型数字处理单元、电源模块和各个接收通道连接的示意图；

图4为本实用新型电源模块的系统结构示意图。

具体实施方式

为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

本实施例提出了一种多信号提取前端，用于在多信号强干扰的环境下接收多频点干扰强信号，并对需要的信号进行提取，如图1、图2、图3所示，所述多信号提取前端包括十二路校准单元、十二路接收通道、十二路功分模块、数字处理单元、电源模块；

在十二路所述接收通道的输入端前设置有双刀选择开关，一路接收通道对应一路校准单元通过双刀选择开关选择连通多频点干扰强信号；

所述十二路功分模块和数字处理单元分别与十二路接收通道连接；

所述电源模块分别与数字处理单元和接收通道连接。

进一步地，一路所述接收通道包括依次连接的第一低噪声放大器、第一滤波器、功分器；还包括合路器；

所述功分器功分十路，在功分器的十路输出端后都设置有信号处理通道；

进一步地，所述接收通道还设置有用于电源管理、信号控制和温度检测的中控单元，所述中控单元分别与第一开关、第二低噪声放大器、第三低噪声放大器、数控衰减器和第四低噪声放大器连接。

进一步地，所述数字处理单元包括主控FPGA模块、时钟驱动模块、VCXO晶振模块、网口驱动模块、串口芯片模块；

工作原理：本实用新型创新性强，区别于传统本振混频提取方式，不采用传统超外差接收机设计方式，采用通道的线性度控制交调产物的产生，再通过高矩形系数进行频段筛选，具有链路简单控制简化，目前无此类设计方案。

本实用新型旨在实现多信号强干扰下提取有用信号，多频点干扰强信号进入接收通道后会产生交调产物，技术难点在于保证接收通道噪声系数，同时控制低噪放产生交调产物的幅度；通过多个通道选择不同频段的高矩形系数滤波器进行筛选，将干扰频点信号滤除，仅留下有用弱信号，多级放大有用弱信号后输出后端AD采样。

天线将接收到的电台频段信号送入接收通道，包含多个频点的干扰强信号和有用弱信号，第一级选择高线性度低噪声系数的放大器，再通过带通滤波器滤除带外杂散信号，采用功分方式进入十路通道，通过不同中心频点的声表滤波器，将干扰信号所在频段进行整段关闭滤除，剩下频段将有用信号经多级放大后输出到合路器，合成一个信号输出后端AD采样。

接收通道：输入开关实现校准信号和接收信号切换。由于干扰信号为强信号进入放大器后产生交调产物，第一级采用高线性和低噪声放大器，降低系统噪声系数同时控制交调产物的幅度，设计保证该交调产物要低于有用弱信号。功分器实现信号分流，通过十路矩形系数小于1.2的带通声表滤波器，带外抑制70dBc以上，将频段内的信号等分为十段，通过控制将干扰信号的频段关闭滤除。最后通过后级多个放大器将有用弱信号提高幅度。最后通过合路器将多个频段合成一个信号输出后端AD进行采样。

校准单元在外部输入校准信号时，通过控制切换十路接收通道，分别完成各接收通道幅度和相位的校准。

数字处理单元控制开关切换信号，可独立开关选择十路频段滤波器接收通道，并控制校准信号和外部输入信号切换。

数字处理单元，通过网口接收上位机控制信号，进入主模块FPGA进行信号处理，1路控制信号下发到通道1模块。其余11路信号通过232串口信号与子模块的FPGA进行通信，再将控制信号下发到其余11路通道模块。控制信号包括通道选择和数控衰减。

实施例2：

本实施例在上述实施例1的基础上，如图4所示为了更好地实现本实用新型，进一步地，所述电源模块包括保险丝、AC-DC转换单元、第一LTM4644EY电平转换单元、第二LTM4644EY电平转换单元、LT1963AES8 LDO稳压单元、DC-DC FPGA供电单元；

工作原理：电源单元主要有DC-DC单元和LDO芯片组成，输入电压由DC-DC单元转换以后，再经过LDO芯片二次稳压处理，可减少电源纹波，分别给各单元供电。

如图4所示，电源单元，外部提供交流220V的电压，经过变压模块到直流28V,经过保护电路后输出到DC/DC和LDO转换为＋5.5V、＋5V、＋3.3V、＋1.8V、＋1.0V等电压，给数字处理板上芯片供电，而＋5V、＋3.3V、分别提供给接收通道使用。

为了减小对射频通道的干扰，进入接收通道子模块的电源用磁珠和电容进行滤波处理。

本实施例的其他部分与上述实施例1相同，故不再赘述。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims

1.一种多信号提取前端，用于在多信号强干扰的环境下接收多频点干扰强信号，并对需要的信号进行提取，其特征在于，包括多路校准单元、多路接收通道、多路功分模块、数字处理单元、电源模块；

所述电源模块分别与数字处理单元和接收通道连接。

2.如权利要求1所述的一种多信号提取前端，其特征在于，一路所述接收通道包括依次连接的第一低噪声放大器、第一滤波器、功分器；还包括合路器；

3.如权利要求2所述的一种多信号提取前端，其特征在于，所述接收通道还设置有用于电源管理、信号控制和温度检测的中控单元，所述中控单元分别与第一开关、第二低噪声放大器、第三低噪声放大器、数控衰减器和第四低噪声放大器连接。

4.如权利要求3所述的一种多信号提取前端，其特征在于，所述数字处理单元包括主控FPGA模块、时钟驱动模块、VCXO晶振模块、网口驱动模块、串口芯片模块；

5.如权利要求4所述的一种多信号提取前端，其特征在于，所述电源模块包括保险丝、AC-DC转换单元、第一LTM4644EY电平转换单元、第二LTM4644EY电平转换单元、LT1963AES8LDO稳压单元、DC-DC FPGA供电单元；

6.如权利要求1或2或3或4或5所述的一种多信号提取前端，其特征在于，所述接收通道设置有12路。

7.如权利要求2或3或4或5所述的一种多信号提取前端，其特征在于，所述功分器为一分十路的功分器，所述合路器为一合十路的合路器。

8.如权利要求7所述的一种多信号提取前端，其特征在于，所述第二滤波器为矩形系数小于1.2的带通声表滤波器。