CN215642597U - 一种同时兼容atx电源和at电源的开机电路 - Google Patents
一种同时兼容atx电源和at电源的开机电路 Download PDFInfo
- Publication number
- CN215642597U CN215642597U CN202121574921.0U CN202121574921U CN215642597U CN 215642597 U CN215642597 U CN 215642597U CN 202121574921 U CN202121574921 U CN 202121574921U CN 215642597 U CN215642597 U CN 215642597U
- Authority
- CN
- China
- Prior art keywords
- power supply
- power
- capacitors
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型提供了一种同时兼容ATX电源和AT电源的开机电路,其可有效地解决AT电源和ATX电源的兼容和转换问题,使用方便,并可严格控制AT电源模式的时序,使其严格按照ATX电源的模式上电;其包括接于主板上的电源防反接模块,用于为开机电路提供电源,并进行防反接保护;开机时序模块,用于产生待机信号,并在ATX电源或者AT电源连上的瞬间,产生系统电,满足待机电和系统电之间的上电时序,控制主板开机;电源切换模块,用于接收开机时序模块输出的待机信号,并根据接入的ATX电源或是AT电源模式,产生相应的信号输出;电源类型检测模块,用于根据侦测到的输入信号判断电源类型,并根据电源类型实现相应开机。
Description
技术领域
本实用新型涉及计算机开关电源技术领域,具体为一种同时兼容ATX电源和AT电源的开机电路。
背景技术
目前在计算机上普遍使用ATX电源,但在一些情况下,主板厂商仍旧需要老一代AT电源和新一代ATX电源的兼容使用,但是现有使用切换电源的实现方式,仍旧存在缺点,即要么是在主板上,两种电源模式不兼容,要么存在AT电源模式的上电时序不同于ATX 电源的上电时序,存在隐患。
发明内容
针对上述问题,本实用新型提供了一种同时兼容ATX电源和AT电源的开机电路,其可有效地解决AT电源和ATX电源的兼容和转换问题,使用方便,并可严格控制AT 电源模式的时序,使其严格按照ATX电源的模式上电。
其技术方案是这样的:一种同时兼容ATX电源和AT电源的开机电路,其特征在于:所述开机电路包括接于主板上的电源防反接模块,用于为所述开机电路提供电源,并进行防反接保护;
开机时序模块,与所述电源防反接模块相连接,用于产生待机信号,并在所述ATX电源或者所述AT电源连上的瞬间,产生系统电,满足待机电和系统电之间的上电时序,控制所述主板开机;
电源切换模块,与所述开机时序模块相连接,用于接收所述开机时序模块输出的待机信号,并根据接入的所述ATX电源或是所述AT电源模式,产生相应的信号输出;
电源类型检测模块,其输入端与所述电源切换模块的输出端相连接,且其输出端通过 CPU接至所述电源切换模块,用于根据侦测到的输入信号判断电源类型,并根据电源类型实现相应开机。
其进一步特征在于:
所述电源防反接模块包括MOS管PQ1、TVS管D1、电阻R1、R2、电容C1~C8,所述电容C1、C2、C3、TVS管D1、电阻R1的一端与所述MOS管PQ1的源极均相连后接于主板上的直流电源DCIN,所述电容C1、C2的另一端相连后接地,所述TVS管D1另一端接地,所述电容C3、电阻R1的另一端与所述MOS管PQ1的栅极相连后经连接所述电阻R2后接地,所述MOS管PQ1的漏极与所述电容C4~C8的一端均相连接,且该连接点作为12V待机电引出端+V12A,所述电容C4~C8的另一端相连后接地;
所述开机时序模块包括MOS管Q1、开关电源芯片U1、电阻R3、电容C9~C13,所述开关电源芯片U1的1脚连接所述引出端+V12A,所述开关电源芯片U1的3脚接地,所述开关电源芯片U1的4脚与所述电容C9、C10的一端、MOS管Q1的漏极均相连接,且该连接点作为5V待机电引出端+V5A,所述电容C9、C10的另一端相连后接地,所述MOS 管Q1的栅极经连接所述电阻R3后接地;所述MOS管Q1的源极与所述电容C11~C13的一端均相连接,且该连接点作为主板上的系统上电端+V5S;所述电容C11~C13的另一端相连后接地;
所述电源切换模块包括电容C14~C21、电阻R4~R9、MOS管Q2、Q3、Q4、PQ2、电源接口J1,所述电阻R6、电容C20的一端与所述MOS管Q2的栅极均相连后接于所述开关电源芯片U1的2脚,所述电阻R6、电容C20的另一端相连后接地,所述MOS管Q2 的源极接地,所述MOS管Q2的漏极与所述电源接口J1的1脚相连,所述电阻R4、电容 C15的一端与所述MOS管PQ2的源极相连后接于所述引出端+V12A,所述电阻R4、电容 C15的另一端与所述MOS管PQ2的栅极相连后经连接所述电阻R5后接于所述电源接口 J1的2脚,所述MOS管PQ2的漏极与所述电容C16~C19的一端均相连接,且该连接点作为引出端+V12_VIN,所述电容C16~C19的另一端相连后接地,所述电阻R9、电容C14 的一端与所述MOS管Q4的栅极均相连后接于CPU发出的信号端ACPI_S3,所述电阻R9、电容C14的另一端相连后接地,所述MOS管Q4、Q3的源极均接地,所述MOS管Q4的漏极与所述电阻R8的一端、MOS管Q3的栅极均相连后接于所述电源接口J1的3脚,所述电阻R8的另一端连接所述引出端+V12A,所述MOS管Q3的漏极与所述电容C21、电阻R7的一端均相连接,且该连接点作为信号端+V5_EN,所述电容C21的另一端接地,所述电阻R7的另一端连接所述引出端+V12_VIN;
所述电源类型检测模块包括电容C22、MCU、开机按键SW1,MCU的1脚连接所述引出端+V5A,MCU的2脚连接所述引出端+V12_VIN,MCU的3脚接地,MCU的4脚与所述电容C22的一端、开机按键SW1的1、2脚均相连接,且该连接点作为连接CPU 的信号端PWRBUTTON,所述电容C22的另一端与所述开机按键SW1的3、4脚相连后接地。
本实用新型的有益效果是,通过电源防反接模块,可为开机电路提供电源,并进行防反接保护;以及通过开机时序模块、电源切换模块、电源类型检测模块,可进行电源类型检测,并实现同时兼容ATX电源和所述AT电源模式,满足待机电和系统电之间的上电时序,使用方便,具有较好的经济使用价值。
附图说明
图1是本实用新型中电源防反接模块的电路原理图;
图2是本实用新型中开机时序模块的电路原理图;
图3是本实用新型中电源切换模块的电路原理图;
图4是本实用新型中电源类型检测模块的电路原理图。
具体实施方式
如图1~图4所示,本实用新型一种同时兼容ATX电源和AT电源的开机电路,开机电路包括接于主板上的电源防反接模块,用于为开机电路提供电源,并进行防反接保护;
开机时序模块,与电源防反接模块相连接,用于产生待机信号,并在ATX电源或者AT电源连上的瞬间,产生系统电,满足待机电和系统电之间的上电时序,控制主板开机;
电源切换模块,与开机时序模块相连接,用于接收开机时序模块输出的待机信号,并根据接入的ATX电源或是AT电源模式,产生相应的信号输出;
电源类型检测模块,其输入端与电源切换模块的输出端相连接,且其输出端通过CPU接至电源切换模块,用于根据侦测到的输入信号判断电源类型,并根据电源类型实现相应开机,也就是用于侦测输入端电源是否产生,判断电源类型,并发信号给CPU,即根据MCU侦测+V5A和+V12_VIN有没有产生,来判断电源类型,如果+V5A和+V12_VIN 产生,就判断为AT电源模式,MCU发送开机触发信号拉低PWRBUTTON通知CPU开机;如果+V5A和+V12_VIN未全侦测到,就判断为ATX电源模式,需要按开机按键SW1,相当于给CPU发出PWRBUTTON拉低信号,通知CPU开机,实现ATX开机。
电源防反接模块包括MOS管PQ1、TVS管D1、电阻R1、R2、电容C1~C8,电容C1、 C2、C3、TVS管D1、电阻R1的一端与MOS管PQ1的源极均相连后接于主板上的直流电源DCIN,电容C1、C2的另一端相连后接地,TVS管D1另一端接地,电容C3、电阻 R1的另一端与MOS管PQ1的栅极相连后经连接电阻R2后接地,MOS管PQ1的漏极与电容C4~C8的一端均相连接,且该连接点作为12V待机电引出端+V12A,电容C4~C8的另一端相连后接地。
其中,直流电源DCIN通过MOS管PQ1进行防反接保护,D1是TVS管,防止电压浪涌,电阻R1和电容C3做soft start,电容C4~C8为滤波电容。
开机时序模块包括MOS管Q1、开关电源芯片U1、电阻R3、电容C9~C13,开关电源芯片U1采用的现有芯片;开关电源芯片U1的1脚连接引出端+V12A,引出端+V12A 为12V待机电,通过开关电源芯片U1转为+V5A(5V待机电);开关电源芯片U1的3脚接地,开关电源芯片U1的4脚与电容C9、C10的一端、MOS管Q1的漏极均相连接,且该连接点作为5V待机电引出端+V5A,电容C9、C10的另一端相连后接地,MOS管Q1 的栅极经连接电阻R3后接地;MOS管Q1的源极与电容C11~C13的一端均相连接,且该连接点作为主板上的系统上电端+V5S;电容C11~C13的另一端相连后接地。
电源切换模块包括电容C14~C21、电阻R4~R9、MOS管Q2、Q3、Q4、PQ2、电源接口J1,电阻R6、电容C20的一端与MOS管Q2的栅极均相连后接于开关电源芯片U1的 2脚,电阻R6、电容C20的另一端相连后接地,MOS管Q2的源极接地,MOS管Q2的漏极与电源接口J1的1脚相连,电阻R4、电容C15的一端与MOS管PQ2的源极相连后接于引出端+V12A,电阻R4、电容C15的另一端与MOS管PQ2的栅极相连后经连接电阻R5后接于电源接口J1的2脚,MOS管PQ2的漏极与电容C16~C19的一端均相连接,且该连接点作为引出端+V12_VIN,电容C16~C19的另一端相连后接地,电阻R9、电容 C14的一端与MOS管Q4的栅极均相连后接于CPU发出的信号端ACPI_S3,电阻R9、电容C14的另一端相连后接地,MOS管Q4、Q3的源极均接地,MOS管Q4的漏极与电阻 R8的一端、MOS管Q3的栅极均相连后接于电源接口J1的3脚,电阻R8的另一端连接引出端+V12A,MOS管Q3的漏极与电容C21、电阻R7的一端均相连接,且该连接点作为信号端+V5_EN,电容C21的另一端接地,电阻R7的另一端连接引出端+V12_VIN。
电源类型检测模块包括电容C22、MCU、开机按键SW1,MCU的1脚连接引出端+V5A,MCU采用现有芯片;MCU的2脚连接引出端+V12_VIN,MCU的3脚接地,MCU的4 脚与电容C22的一端、开机按键SW1的1、2脚均相连接,且该连接点作为连接CPU的信号端PWRBUTTON,电容C22的另一端与开机按键SW1的3、4脚相连后接地。
本实用新型的工作原理是:若电源接口J1的1、2脚短接,也就是选择的AT电源开机;具体地,当开机时序模块中+V5A(5V待机电)产生,开关电源芯片U1的2脚发出 +5A_PG信号,控制MOS管Q2打开MOS管PQ2,电阻R6和电容C20作为soft start,转出+V12_VIN给主板供电,MCU在检测到+V12_VIN和+V5A都存在,就会发出 PWRBUTTON信号,模拟开机按键(其为一个持续2ms的低电平,根据CPU时序要求调整,PWRBUTTON为低电平有效),ACPI_S3被拉高(也就是当MCU发出PWRBUTTON 给CPU,CPU接收到PWRBUTTON,CPU就会发出ACPI_S3,ACPI_S3从低变为高电平), MOS管Q4导通,MOS管Q3截止,信号端+V5_EN被拉高,(其中,MOS管Q3在信号ACPI_S3为低时,由于MOS管Q3的栅极用+V12A上拉,MOS管Q3始终为导通状态,信号端+V5_EN始终为低),通过信号端+V5_EN开启MOS管Q1,产生+V5S系统电,满足了待机电和系统电之间的时序,即+V12A→+V5A→+V12_VIN→+V5S;
若电源接口J1的2、3脚短接,也就是选择的ATX电源开机,当开机时序模块中+V5A(5V待机电)产生后,但是由于信号端ACPI_S3在CPU没有收到信号PWRBUTTON,处于低电平,MOS管PQ2的栅极被+V12A上拉,不会开启MOS管PQ2,+V12_VIN未产生,MCU检测不到+V12_VIN,只检测到+V5A,也就不会发出信号PWRBUTTON,然后通过手动按下开机按键SW1,与开机按键SW1相连的电容C22用于按键防抖动,开机按键SW1触发,给PWRBUTTON一个低电平信号,CPU接收到PWRBUTTON从高变低的一个持续信号,CPU就会发出ACPI_S3,ACPI_S3从低变为高电平,MOS管Q4导通, +V12_VIN产生,MOS管Q3截止,信号端+V5_EN被拉高,开启MOS管Q1,产生+V5S 系统电,满足了待机电和系统电之间的时序,+V12A→+V5A→+V12_VIN→+V5S。
综上,本实用新型的开机电路可同时实现AT电源和ATX电源的兼容和转换,使用方便,并可严格控制AT电源模式的时序,使其严格按照ATX电源的模式上电。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (5)
1.一种同时兼容ATX电源和AT电源的开机电路,其特征在于:所述开机电路包括接于主板上的电源防反接模块,用于为所述开机电路提供电源,并进行防反接保护;
开机时序模块,与所述电源防反接模块相连接,用于产生待机信号,并在所述ATX电源或者所述AT电源连上的瞬间,产生系统电,满足待机电和系统电之间的上电时序,控制所述主板开机;
电源切换模块,与所述开机时序模块相连接,用于接收所述开机时序模块输出的待机信号,并根据接入的所述ATX电源或是所述AT电源模式,产生相应的信号输出;
电源类型检测模块,其输入端与所述电源切换模块的输出端相连接,且其输出端通过CPU接至所述电源切换模块,用于根据侦测到的输入信号判断电源类型,并根据电源类型实现相应开机。
2.根据权利要求1所述的一种同时兼容ATX电源和AT电源的开机电路,其特征在于:所述电源防反接模块包括MOS管PQ1、TVS管D1、电阻R1、R2、电容C1~C8,所述电容C1、C2、C3、TVS管D1、电阻R1的一端与所述MOS管PQ1的源极均相连后接于主板上的直流电源DCIN,所述电容C1、C2的另一端相连后接地,所述TVS管D1另一端接地,所述电容C3、电阻R1的另一端与所述MOS管PQ1的栅极相连后经连接所述电阻R2后接地,所述MOS管PQ1的漏极与所述电容C4~C8的一端均相连接,且该连接点作为12V待机电引出端+V12A,所述电容C4~C8的另一端相连后接地。
3.根据权利要求2所述的一种同时兼容ATX电源和AT电源的开机电路,其特征在于:所述开机时序模块包括MOS管Q1、开关电源芯片U1、电阻R3、电容C9~C13,所述开关电源芯片U1的1脚连接所述引出端+V12A,所述开关电源芯片U1的3脚接地,所述开关电源芯片U1的4脚与所述电容C9、C10的一端、MOS管Q1的漏极均相连接,且该连接点作为5V待机电引出端+V5A,所述电容C9、C10的另一端相连后接地,所述MOS管Q1的栅极经连接所述电阻R3后接地;所述MOS管Q1的源极与所述电容C11~C13的一端均相连接,且该连接点作为主板上的系统上电端+V5S;所述电容C11~C13的另一端相连后接地。
4.根据权利要求3所述的一种同时兼容ATX电源和AT电源的开机电路,其特征在于:所述电源切换模块包括电容C14~C21、电阻R4~R9、MOS管Q2、Q3、Q4、PQ2、电源接口J1,所述电阻R6、电容C20的一端与所述MOS管Q2的栅极均相连后接于所述开关电源芯片U1的2脚,所述电阻R6、电容C20的另一端相连后接地,所述MOS管Q2 的源极接地,所述MOS管Q2的漏极与所述电源接口J1的1脚相连,所述电阻R4、电容C15的一端与所述MOS管PQ2的源极相连后接于所述引出端+V12A,所述电阻R4、电容C15的另一端与所述MOS管PQ2的栅极相连后经连接所述电阻R5后接于所述电源接口J1的2脚,所述MOS管PQ2的漏极与所述电容C16~C19的一端均相连接,且该连接点作为引出端+V12_VIN,所述电容C16~C19的另一端相连后接地,所述电阻R9、电容C14的一端与所述MOS管Q4的栅极均相连后接于CPU发出的信号端ACPI_S3,所述电阻R9、电容C14的另一端相连后接地,所述MOS管Q4、Q3的源极均接地,所述MOS管Q4的漏极与所述电阻R8的一端、MOS管Q3的栅极均相连后接于所述电源接口J1的3脚,所述电阻R8的另一端连接所述引出端+V12A,所述MOS管Q3的漏极与所述电容C21、电阻R7的一端均相连接,且该连接点作为信号端+V5_EN,所述电容C21的另一端接地,所述电阻R7的另一端连接所述引出端+V12_VIN。
5.根据权利要求4所述的一种同时兼容ATX电源和AT电源的开机电路,其特征在于:所述电源类型检测模块包括电容C22、MCU、开机按键SW1,MCU的1脚连接所述引出端+V5A,MCU的2脚连接所述引出端+V12_VIN,MCU的3脚接地,MCU的4脚与所述电容C22的一端、开机按键SW1的1、2脚均相连接,且该连接点作为连接CPU的信号端PWRBUTTON,所述电容C22的另一端与所述开机按键SW1的3、4脚相连后接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121574921.0U CN215642597U (zh) | 2021-07-12 | 2021-07-12 | 一种同时兼容atx电源和at电源的开机电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121574921.0U CN215642597U (zh) | 2021-07-12 | 2021-07-12 | 一种同时兼容atx电源和at电源的开机电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215642597U true CN215642597U (zh) | 2022-01-25 |
Family
ID=79889673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121574921.0U Active CN215642597U (zh) | 2021-07-12 | 2021-07-12 | 一种同时兼容atx电源和at电源的开机电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215642597U (zh) |
-
2021
- 2021-07-12 CN CN202121574921.0U patent/CN215642597U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101576767B (zh) | 主板供电电路 | |
US8661278B2 (en) | Computer system powered-off state auxiliary power rail control | |
KR101744927B1 (ko) | 슬립 모드에서의 최대 절전형 모니터 제어 방법 | |
TWI455446B (zh) | 電子裝置的電源供應系統及其電源供應方法 | |
CN102654967B (zh) | 自动侦测供电异常的装置、驱动电路及显示器件 | |
JP2011504257A (ja) | 電子装置、コンピュータ、アレンジメント、及び電子装置を制御する方法 | |
CN100375054C (zh) | 一种电脑主板故障的监测诊断装置 | |
KR101759345B1 (ko) | 딥 슬립 모드를 지원하는 절전형 모니터의 제어 장치 및 방법 | |
CN101907914A (zh) | 电脑电源开启信号控制电路 | |
US20090327771A1 (en) | Power supply system and power supplying control method | |
US7745960B2 (en) | Power supply control signal generating circuit | |
CN215642597U (zh) | 一种同时兼容atx电源和at电源的开机电路 | |
CN101727167B (zh) | 电源切换电路 | |
CN204633817U (zh) | 一种远程桌面控制系统 | |
CN102591407B (zh) | 主板 | |
TWI503657B (zh) | 主機板及其電源控制方法 | |
US9705323B2 (en) | Power supply system and power control circuit thereof | |
CN218547453U (zh) | 一种基于看门狗芯片的复位控制电路及智能锁 | |
WO2021164745A1 (zh) | 一种刷机装置、开机还原装置及电子设备 | |
CN108572936B (zh) | Usb接口控制电路 | |
CN113625856A (zh) | 一种开关机电路及电子设备 | |
CN211124965U (zh) | 可实现自动开关机的便携式扩展显示屏控制电路 | |
CN218633902U (zh) | 一种用于电子设备的上电自动开机电路 | |
CN213734218U (zh) | 一种应用于在线式喷码机上的软开关机电路 | |
TWI799270B (zh) | 能判斷冷啟動事件原因的電子系統以及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |