CN215344006U - 接口电路、充电系统及智能设备 - Google Patents

Abstract

本申请提供一种接口电路、充电系统及智能设备，所述接口电路包括第一电阻、第一二极管和第三电阻，其中所述第一电阻、第一二极管和第三电阻依次串联连接在第一电源和地之间，所述第一二极管的正极连接所述第一电阻，所述第一二极管的负极连接所述第三电阻，所述第一二极管和所述第三电阻的公共端连接接口电路的识别端，所述第一电阻和第一二极管的公共端为中断信号输出端；本申请提供的接口电路、充电系统、数据传输系统及智能设备，应用于充电系统、数据传输系统及智能设备，能代替逻辑芯片的功能，对识别端进行检测和控制，有效简化了接口电路，降低了产品成本。

Description

接口电路、充电系统及智能设备

技术领域

本申请涉及电子设备接口技术领域，具体涉及一种接口电路、充电系统、数据传输系统及智能设备。

背景技术

随着人们对智能设备续航能力要求越来越高，各大厂商通过缩短充电时间来改善续航问题，相应地，快充技术迅速发展起来。目前的快充技术中，USB PD(USB PowerDelivery)技术不仅能适用在手机和平板上，还可以适用在笔记本上，应用广泛。

然而，目前市场上持PD的设备必须采用CC逻辑芯片，应用Type-C接口均需要CC逻辑检测，只有CC逻辑检测存在才能支持设备连接与分开检测、插入方向检测和PD协议。这导致Type-C一定程度上受到CC逻辑芯片的限制，阻碍了Type-C更进一步的发展，不但成本高，还不具市场前瞻性，提高了手机等其他智能设备的设计成本。

实用新型内容

针对上述技术问题，本申请提供一种接口电路、充电系统、数据传输系统及智能设备，采用简单的检测识别电路既可以正常识别数据设备，又可以支持PD充电器检测，正常进行充电需求。

在一方面，本申请提供一种接口电路，具体地，所述接口电路包括：第一电阻、第一二极管和第三电阻，所述第一二极管连接在所述第一电阻和所述第三电阻之间，所述第一二极管和所述第三电阻的公共端连接接口电路的识别端。

可选地，所述第一电阻、所述第一二极管和所述第三电阻依次串联连接在第一电源和地之间，所述第一二极管的正极连接所述第一电阻。

可选地，所述接口电路还包括第一电容和第二电阻，所述第二电阻串联在所述第一电阻和所述第一二极管之间，所述第一电容与所述第一电阻并联连接。

可选地，所述接口电路还包括第二二极管；所述第二二极管串联连接在所述识别端和所述第一二极管连接的公共端与所述第三电阻之间，所述第二二极管的正极连接所述识别端；或，所述第二二极管串联连接在所述第三电阻和地之间，所述第二二极管的负极接地。

可选地，所述接口电路还包括第三二极管，所述第三二极管与所述第三电阻和所述第二二极管串联连接在所述识别端和所述第一二极管连接的公共端与地之间，所述第三二极管的连接方向与所述第二二极管相同。

可选地，所述接口电路包括第一识别端和第二识别端，所述第一识别端和所述第二识别端互相连接。

可选地，所述接口电路为Type-C接口电路。

另一方面，本申请还提供一种充电系统，具体地，所述充电系统包括充电器和如上所述的接口电路，所述充电器包括互相连接的上拉电阻和第二电源，所述充电器连接所述接口电路时，所述第二电源通过所述上拉电阻连接所述接口电路的识别端；所述接口电路包括第一电阻、第一二极管和第三电阻，所述第一二极管连接在所述第一电阻和所述第三电阻之间，所述第一二极管和所述第三电阻的公共端连接接口电路的识别端。

可选地，所述第一电阻、所述第一二极管和所述第三电阻依次串联连接在第一电源和地之间，所述第一二极管的正极连接所述第一电阻。

可选地，所述充电系统中的充电器还包括互相连接的逻辑检测电路和充电电路，用于控制所述充电电路的所述逻辑检测电路通过所述上拉电阻连接所述第二电源。

另一方面，本申请还提供一种数据传输系统，具体地，所述数据传输系统包括数据设备和如上所述的接口电路，所述数据设备包括下拉电阻，所述数据设备连接所述接口电路时，所述下拉电阻连接在所述识别端和地之间。

另一方面，本申请还提供一种智能设备，具体地，所述智能设备包括处理器和如上所述的接口电路，所述处理器连接所述第一电阻与所述第一二极管的公共端。

可选地，所述智能设备还包括第四电阻，所述第四电阻串联在所述接口电路和所述处理器之间。

如上所述，本申请提供的接口电路、充电系统、数据传输系统及智能设备，应用于充电系统、数据传输系统及智能设备，能代替逻辑芯片的功能，对连接接口电路的外部设备进行检测和控制。有效简化了接口电路，降低了产品成本。当插入PD充电器时，该接口电路判断到合适电平值时，接口电路中的下拉电路能够以合适的电平，引导PD充电器进行10W充电；而当插入数据设备传输(OTG)线后，电路检测到合适电平值时，输出低电平的中断信号，智能设备依据中断信号将插入设备判断为数据设备，从而进行数据的交互。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例的接口电路的电路图；

图2为本申请另一实施例的接口电路的电路图；

图3为本申请一实施例的一种充电系统方框图；

图4为本申请一实施例的一种数据传输系统方框图；

图5为本申请一实施例的一种智能设备方框图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

在一方面，本申请提供一种接口电路，图1为本申请一实施例的接口电路的电路图。

请参阅图1，可选地，接口电路包括：第一电阻R1、第一二极管D1和第三电阻R3。本领域技术人员可以理解，图1中示出的接口电路结构并不构成对接口电路的限定，接口电路可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

下面结合图1对接口电路的各个部件和工作原理进行具体的介绍：

可选地，第一二极管D1连接在第一电阻R1和第三电阻R3之间。第一二极管D1和第三电阻R3的公共端连接接口电路的识别端V1。

在本实施例中，接口电路可应用于充电系统、数据传输系统及智能设备等场景中，能代替逻辑芯片的功能，对识别端进行检测和控制，有效降低系统成本。

可选地，第一电阻R1、第一二极管D1和第三电阻R3依次串联连接在第一电源U1和地之间。第一二极管D1的正极连接第一电阻R1，第一二极管D1的负极连接第三电阻R3。第一二极管D1和第三电阻R3的公共端连接接口电路的识别端V1，第一电阻R1和第一二极管D1的公共端为中断信号输出端V2。

例如，当插入PD充电器时，由于充电器中的上拉电路，接口电路中第三电阻R3形成的下拉电路能够以将识别端上的电平至下拉至合适的电平，引导PD充电器进行充电。而当插入数据设备传输OTG线后，在识别端检测到合适电平值时，输出低电平的中断信号，智能设备能够依据中断信号将插入设备判断为数据设备，从而进行数据的交互。

图2为本申请另一实施例的接口电路的电路图。

请参考图2，可选地，接口电路还包括第一电容C1和第二电阻R2。第二电阻R2连接在第一电阻R1和第一二极管D1之间，第一电容C1与第一电阻R1并联连接。

请参阅图2，可选地，第一电容C1和第二电阻R2组成滤波电路，该滤波电路实现低通滤波功能，能有效去掉干扰信息，让充电器进行稳定正常的充电。

可选地，接口电路还包括第二二极管D2。第二二极管D2串联连接在第三电阻R3和地之间，其中第二二极管D2的负极接地。

在另一实施例中，第二二极管D2也可以串联连接在识别端V1和第一二极管D1连接的公共端与第三电阻R3之间，其中第二二极管D2的正极连接识别端V1。

通过在下拉电路中串联二极管，既可以防止反向电流，又能够合理利用二极管的导通压降，为插入充电器时的CC线路提供合适的下拉电压。

请继续参考图2，可选地，接口电路还包括第三二极管D3。

第三二极管D3与第三电阻R3和第二二极管D2串联连接在识别端V1和第一二极管D1连接的公共端与地之间，第三二极管D3的连接方向与第二二极管D2相同。

请参阅图2，可选地，利用至少两个同向串联二极管的正向导通压降，为插入充电器时的CC线路提供合适的下拉电压。以使接口电路接收到CC线上的的电压为高电平时，能够及时识别为充电器。

需要说明的是，对于串联在一起的两个二极管和电阻的排列方式，本申请不做限制。例如，可选地，第二二极管D2串联连接在第三电阻R3和地之间，其中第二二极管D2的正极连接第三电阻R3；第三二极管D3串联连接在第二二极管D2和地之间，其中第三第三二极管D3的连接方向与第二二极管D2相同。在另一实施例中，第二二极管D2串联连接在识别端V1和第一二极管D1连接的公共端与第三电阻R3之间，其中第二二极管D2的正极连接识别端V1；第三二极管D3与第三电阻R3和第二二极管D2串联连接在识别端V1和第一二极管D1连接的公共端与地之间，其中第三二极管D3的连接方向与第二二极管D2相同。在其他实施例中，第二二极管D2和第三二极管D3也可以分别串联连接在第三电阻R3的两边。

可选地，接口电路包括第一识别端和第二识别端，第一识别端和所述第二识别端互相连接在一起。

接口电路端口中，两个识别端V1互相连接在一起。接口电路端口从任意方向接入设备都能检测到合适的电平值。例如，可选地，接口电路为Type-C接口电路。Type-C接口电路中包含两个CC端的识别端。两个CC端连接在一起时，无论外接设备从哪个方向接入，系统都可以检测到正确的电平值。

可选地，第一电阻R1阻值为75k欧姆，使得整个电路接口电路信号线阻抗较高，整体线路阻抗在100K欧姆左右，使电路中不需要通过数据选择器(MUX)切换来保证信号路径阻抗的一致性。

可选地，第一电源U1提供1.8v电压，第一二极管D1、第二二极管D2和第三二极管D3的导通压降均为0.7v，第三电阻R3阻值为1k欧姆。

可选地，识别端V1口空置时，由于第二二极管D2和第三二极管D3导通需要至少1.4v的压降(0.7v+0.7v＝1.4v)，故第一二极管D1、第二二极管D2和第三二极管D3不导通，第一二极管D1正极电压为1.8V。

可选地，当充电器连接接口电路时，由于充电器内部的上拉电路，识别端V1接收到1.1v以上的高电平电压，第一二极管D1不能导通。当识别端V1接收到1.4v以上的高电平电压时，第二二极管D2和第三二极管D3导通，诱导充电器开始充电。

可选地，当数据设备插入接口时，由于数据设备内部CC线上的下拉电路，识别端V1接收到1.1v以下的低电平，第一二极管D1导通，第二二极管D2和第三二极管D3不能导通，接口电路发送低电平信号的中断信号给处理单元，从而使处理单元能够判断该连接设备为数据设备。

另一方面，本申请还提供一种充电系统，图3为本申请一实施例的充电系统方框图。

请参考图3，可选地，充电系统包括充电器20和如上述的接口电路10。

充电器20具有下行端口以连接接口电路10。充电器20包括互相连接的上拉电阻R5和第二电源U2，充电器20连接接口电路10时，第二电源U2通过上拉电阻R5连接接口电路10的识别端V1。

当充电器20插入接口时，由于充电器20内部CC线的上拉电路，接口电路10能够诱导充电器20开始充电。

可选地，充电系统中的充电器20还包括互相连接的逻辑检测电路201和充电电路202，用于控制充电电路202的逻辑检测电路201通过上拉电阻R5连接第二电源U2。

请参阅图3，可选地，充电器20与接口电路10的识别端V1连接，充电器20里的第二电源U2和下拉电阻R6提供高电平电压，当高电平电压超过高电平阈值时，接口电路10中的第一二极管D1不能导通，第二二极管D2和第三二极管D3导通，使得充电器20的逻辑检测电路201能够接收到合适的下拉电压信号，以控制充电电路202的充电状态。接口电路10的滤波电路能够去掉干扰信息，干扰信息包括充电器20通过CC线可能发出的广播信号。因此，接口电路10的下拉电路能引导充电器20进行正常的充电。

可选地，充电器20里的逻辑检测电路201接收到下拉电压信号后控制充电电路202的运行。例如，未被接口电路10进行下拉电压诱导时，逻辑检测电路201关闭充电电路202的运行。被接口电路10进行下拉电压诱导时，逻辑检测电路201开启充电电路202的运行。其中，第一二极管D1在CC线上高电平时不导通能防止电压倒灌，使整个充电系统稳定。

在另一实施例，当接口电路10引导充电器20充电时，第二二极管D2和第三二极管D3组成的识别电路和第三电阻R3反馈通过识别端V1的下拉电压信号，充电器20根据识别端V1的电压反馈来计算应该提供的充电电压。

另一方面，本申请还提供一种数据传输系统，图4为本申请一实施例的数据传输系统方框图。

可选地，数据传输系统包括数据设备30和如上述的接口电路10。

数据设备30具有上行端口以连接接口电路10。数据设备30包括下拉电阻R6，数据设备30连接接口电路10时，下拉电阻R6连接在识别端V1和地之间。

可选地，当数据设备30和接口电路10的识别端V1连接后，数据设备30中CC线上通过下拉电阻R6接地，并和电路中第一电阻R1以及第一电源U1组成新的电路。下拉电阻R6分压产生一个低电平的压降，此时第一二极管D1导通，第二二极管D2和第三二极管D3不能导通。接口电路10发送低电平的中断信号，以使处理单元识别该连接设备为数据设备30，从而进行数据的交互。

在另一实施例中，下拉电阻R6的阻值为56k欧姆，此时数据传输系统中电路的从识别端V1空置时1.8V电压到地的电阻分别为第一电阻R1的75k欧姆+第二电阻R2的5k欧姆+下拉电阻R6的56k欧姆，通过实测，下拉电阻R6的分压在0.4v左右，此时识别端V1的电平为低电平，可以判断连接的设备为数据设备30。

另一方面，本申请还提供一种智能设备，图5为本申请一实施例的智能设备方框图。

可选地，智能设备包括处理器40和如上述的接口电路10。

请参考图5，处理器40连接第一电阻R1与第一二极管D1的公共端。接口电路10通过中断信号输出端V2连接处理器40，能够在识别端V1接入外部数据设备时，提供合适的中断电压给处理器40，以使进行所需的数据交互。

可选地，智能设备还包括第四电阻R4，第四电阻R4串联在接口电路10和处理器40之间。

第四电阻R4的阻值可以根据线路阻抗匹配的需要进行设置。甚至可以设置为0欧姆，做信号的阻抗匹配。在另一实施例中，当接口电路10中的阻抗信号不匹配时，改变第四电阻R4的阻值来匹配阻抗信号，让信号能够准确被处理器40识别。

智能设备可以选自手机、PAD、电脑等。可选地，当处理器40接收到中断信号输出端V2的电压为1.1V以上的高电平时，处理器40识别为充电器20开始充电；当处理器40接收到1.1v以下的低电平时，处理器40识别为数据设备30进行数据传输。

本申请提供的接口电路、充电系统、数据传输系统及智能设备，应用于充电系统、数据传输系统及智能设备，能代替逻辑芯片的功能，对识别端接入的设备进行检测和控制。有效简化了接口电路，降低了产品成本。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

在本申请中，对于相同或相似的术语概念、技术方案和/或应用场景描述，一般只在第一次出现时进行详细描述，后面再重复出现时，为了简洁，一般未再重复阐述，在理解本申请技术方案等内容时，对于在后未详细描述的相同或相似的术语概念、技术方案和/或应用场景描述等，可以参考其之前的相关详细描述。

本申请技术方案的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本申请记载的范围。

以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种接口电路，其特征在于，

所述接口电路包括第一电阻、第一二极管和第三电阻，其中：

所述第一二极管连接在所述第一电阻和所述第三电阻之间，所述第一二极管和所述第三电阻的公共端连接接口电路的识别端。

2.如权利要求1所述的接口电路，其特征在于，所述第一电阻、所述第一二极管和所述第三电阻依次串联连接在第一电源和地之间，所述第一二极管的正极连接所述第一电阻。

3.如权利要求1所述的接口电路，其特征在于，还包括第二电阻和第一电容，所述第二电阻连接在所述第一电阻和所述第一二极管之间，所述第一电容与所述第一电阻并联连接。

4.如权利要求1所述的接口电路，其特征在于，还包括第二二极管；所述第二二极管串联连接在所述识别端和所述第一二极管连接的公共端与所述第三电阻之间，所述第二二极管的正极连接所述识别端；或，所述第二二极管串联连接在所述第三电阻和地之间，所述第二二极管的负极接地。

5.如权利要求4所述的接口电路，其特征在于，还包括第三二极管，所述第三二极管与所述第三电阻和所述第二二极管串联连接在所述识别端和所述第一二极管连接的公共端与地之间，所述第三二极管的连接方向与所述第二二极管相同。

6.如权利要求1所述的接口电路，其特征在于，所述接口电路包括第一识别端和第二识别端，所述第一识别端和所述第二识别端互相连接。

7.如权利要求1-6任一项所述的接口电路，其特征在于，所述接口电路为Type-C接口电路。

8.一种充电系统，其特征在于，包括充电器和接口电路，所述充电器包括互相连接的上拉电阻和第二电源，所述充电器连接所述接口电路时，所述第二电源通过所述上拉电阻连接所述接口电路的识别端；所述接口电路包括第一电阻、第一二极管和第三电阻，所述第一二极管连接在所述第一电阻和所述第三电阻之间，所述第一二极管和所述第三电阻的公共端连接接口电路的识别端。

9.如权利要求8所述的充电系统，其特征在于，所述第一电阻、所述第一二极管和所述第三电阻依次串联连接在第一电源和地之间，所述第一二极管的正极连接所述第一电阻。

10.一种智能设备，其特征在于，包括处理器和如权利要求1-7任一项所述的接口电路，所述处理器连接所述第一电阻与所述第一二极管的公共端。

Images