CN215300625U - 一种基于捷变频收发器的mimo无线收发系统 - Google Patents

Abstract

本实用新型公开了一种基于捷变频收发器的MIMO无线收发系统，包括用于处理基带信息的第一FPGA单元、用于对外通信的第二FPGA单元、至少三个用于将射频数据和基带数据互相转换的捷变频收发器，所述捷变频收发器的基带数据收发侧通过第一FPGA单元和第二FPGA单元连接，所述捷变频收发器的参数配置接口与第一FPGA单元的SPI接口连接，还包括天线，捷变频收发器和天线之间设有用于通道选择的射频开关，第一FPGA单元控制射频开关切换天线与捷变频收发器的接收器的数据传输通道或者天线与捷变频收发器的发送器的数据传输通道。本实用新型减小了体积，多通道的无线收发资源更多，同时降低了整体功耗。

Description

一种基于捷变频收发器的MIMO无线收发系统

技术领域

本实用新型涉及无线通信领域，尤其涉及一种基于捷变频收发器的MIMO无线收发系统。

背景技术

随着科技的高速发展，无线通信领域愈来愈趋向于小尺寸、低功耗、高速以及高质量的方向发展，传统的基于超外差架构的无线平台系统已经开始满足不了当今无线通信的发展需求。为了满足无线通信的发展要求，需要在原有架构的基础上进行创新，比如软件无线电和MIMO(Multiple-Input Multiple-Output)技术，即多入多出技术，现有的解决方案包括：

1.使用离散器件方式搭建MIMO系统，离散器件包括射频放大器、解调器、混频器、AD、DA、及滤波器等等，缺点十分明显，由于整体方案由离散器件搭建，器件种类和数量偏多，PCB布局面积变大，增加了成本，再者，这种方案整体功耗偏大，软件开发较为复杂；

2.采用高中频架构的单芯片解决方案。该方案存在的问题是：AD、DA要求的速率更高，更高的速率意味着功耗的增加和硬件开发难度增加。高中频系统平台的适用性不强，不同频段需要设置不同的滤波器。

捷变频收发器集射频前端与灵活的基带部分为一体，集成频率合成器，提供可配置数字接口，从而简化设计导入，可方便快捷实现全波道模拟，但目前暂没有将捷变频收发器应用于MIMO无线收发系统的成熟方案。

实用新型内容

本实用新型要解决的技术问题就在于：针对现有技术存在的技术问题，本实用新型提供一种基于捷变频收发器的MIMO无线收发系统，减小了体积，具有更多资源实现更多通道的无线收发，同时降低了整体功耗。

为解决上述技术问题，本实用新型提出的技术方案为：

一种基于捷变频收发器的MIMO无线收发系统，包括用于处理基带信息的第一FPGA单元、用于对外通信的第二FPGA单元、至少三个用于将射频数据和基带数据互相转换的捷变频收发器，所述捷变频收发器的基带数据收发侧通过第一FPGA单元和第二FPGA单元连接，所述捷变频收发器的参数配置接口与第一FPGA单元的SPI接口连接。

进一步的，还包括天线，所述捷变频收发器包括至少一个用于将射频数据转换为基带数据的接收器和至少一个用于将基带数据转换为射频数据的发送器，所述接收器和发送器一一对应，所述天线通过接收器和第一FPGA单元的第一基带数据接口连接，所述天线通过发送器和第一FPGA单元的第二基带数据接口连接。

进一步的，还包括与接收器一一对应的用于通道选择的射频开关，所述射频开关的控制端分别和第一FPGA单元连接，所述射频开关和天线以及对应的接收器、发送器分别连接，使得第一FPGA单元控制射频开关切换天线与接收器的数据传输通道或者天线与发送器的数据传输通道。

进一步的，所述射频开关为单刀双掷开关，所述单刀双掷开关的动端和天线连接，所述单刀双掷开关的第一不动端和对应接收器的输入端连接，所述单刀双掷开关的第二不动端和对应发送器的输出端连接。

进一步的，还包括时钟分配单元，所述时钟分配单元的输出端和第一FPGA单元、第二FPGA单元、捷变频收发器的时钟输入端分别连接，所述时钟分配单元的输入端和第二FPGA单元连接，使得第一FPGA单元、第二FPGA单元、捷变频收发器获取相同的时钟信号。

进一步的，所述第二FPGA单元还设有用于和外部设备通信的外部通信接口。

进一步的，还包括网络端口，所述外部通信接口包括以太网接口，所述第二FPGA单元的以太网接口和网络端口连接。

进一步的，还包括控制端口，所述外部通信接口包括RS422接口，所述第二FPGA单元的RS422接口和控制端口连接。

进一步的，还包括调试端口，所述外部通信接口包括RS232接口，所述第二FPGA单元的RS232接口和调试端口连接。

进一步的，还包括电源管理单元，所述电源管理单元和第一FPGA单元、第二FPGA单元、捷变频收发器的供电端分别连接。

与现有技术相比，本实用新型的优点在于：

本实用新型采用多个捷变频收发器进行射频信号多入多出，利用具有高集成度的捷变频收发器取代离散器件的方式，大大节省了设计尺寸并且降低了成本，同时采用用于处理基带信息的第一FPGA单元和用于对外通信的第二FPGA单元，将信息处理和通信控制的分别交由不同的单元负责，相比单芯片的解决方案具有更多资源实现更多通道的无线收发，同时降低了功耗，也降低了对于芯片的频率及速率要求。

附图说明

图1为本实用新型实施例的结构示意图。

图例说明：1-第一FPGA单元、2-第二FPGA单元、3-时钟分配单元、4-天线、5-捷变频收发器、6-射频开关。

具体实施方式

以下结合说明书附图和具体优选的实施例对本实用新型作进一步描述，但并不因此而限制本实用新型的保护范围。

如图1所示，本实用新型提出一种基于捷变频收发器的MIMO无线收发系统，包括用于处理基带信息的第一FPGA单元1、用于对外通信的第二FPGA单元2、时钟分配单元3、天线4、第一通信总线、第二通信总线和至少三个捷变频收发器5，所述捷变频收发器5用于将射频数据和基带数据互相转换，所述捷变频收发器5的基带数据收发侧通过第一FPGA单元1和第二FPGA单元2连接，所述捷变频收发器5的参数配置接口与第一FPGA单元1的SPI接口连接。

本实施例采用多个捷变频收发器5进行射频信号多入多出，利用具有高集成度的捷变频收发器5取代离散器件的方式，大大节省了设计尺寸并且降低了成本，同时采用第一FPGA单元1和第二FPGA单元2，将信息处理和通信控制的分别交由不同的单元负责，相比单芯片的解决方案将控制和对外通信上的逻辑资源分配在第二FPGA单元2，使得第一FPGA单元1具有更多资源实现更多通道的无线收发，同时降低了功耗，也降低了对于芯片的频率及速率要求。

本实施例中所述捷变频收发器5包括AD9361芯片，内部集成两个直接变频架构的接收器和对应的发送器，接收器用于将射频数据转换为基带数据，发送器用于将基带数据转换为射频数据，两个独立的直接变频接收器拥有首屈一指的噪声系数和线性度，拥有独立的自动增益控制(AGC)、直流失调校正、正交校正和数字滤波功能，从而AD9361芯片可以单独完成射频信号收发以及射频信号和数字基带信号之间的转换。本实施例的无线收发系统采用5收5发，因此有2个AD9361芯片使用全部的接收器和发送器，另外1个AD9361芯片只使用1个接收器和对应的发送器

如图1所示，本实施例中捷变频收发器5的接收器和对应的发送器分别和天线4连接，天线4通过接收器和第一FPGA单元1的第一基带数据接口连接，实现射频数据转换为基带数据后发送给第一FPGA单元1进行基带数据处理，所述天线4通过发送器和第一FPGA单元1的第二基带数据接口连接，实现第一FPGA单元1处理后的基带数据转换为射频数据后从天线4发出。

如图1所示，本实施例中所述捷变频收发器5和天线4之间设有用于通道选择的射频开关6，所述天线4、射频开关6与接收器一一对应，所述射频开关6的控制端分别和第一FPGA单元1连接，所述射频开关6和天线4以及对应的接收器、发送器分别连接，使得第一FPGA单元1控制射频开关6切换天线4与接收器的数据传输通道或者天线4与发送器的数据传输通道。本实施例中所述射频开关6为单刀双掷开关，所述单刀双掷开关的动端和天线4连接，所述单刀双掷开关的第一不动端和对应接收器的输入端连接，所述单刀双掷开关的第二不动端和对应发送器的输出端连接。

本实施例中时钟分配单元3的输入端和第二FPGA单元2连接，时钟分配单元3的输出端和第一FPGA单元1、第二FPGA单元2、捷变频收发器5的时钟输入端分别连接，时钟分配单元3包括时钟源和时钟缓冲器，时钟源采用高稳定度、低相噪的TCXO晶振，时钟缓冲器扇出多路时钟信号，其中三路时钟分别发送到捷变频收发器5作为时钟参考源，两路时钟分别发送到第一FPGA单元1、第二FPGA单元2作为系统时钟，使得整个系统时钟同源，有利于系统稳定。

本实施例中所述第一FPGA单元1包括Kintex UltraScale FPGA芯片，作为数字基带信息的核心处理器来处理基带信息，并将处理后的信息通过第一通信总线和第二FPGA单元2进行交互。

本实施例中所述第二FPGA单元2包括ZYNQ 7000FPGA芯片，作为控制核心和对外通信的处理器，ZYNQ 7000FPGA芯片包含丰富的对外接口，包括PCIE、SRIO、422、千兆网、CAN总线等，既可以与Kintex UltraScale FPGA芯片之间进行快速的基带信息交互，又可以通过第二通信总线与外部系统或板卡进行信息的交互。

本实施例中的第一通信总线可以是PCIE总线或者SRIO总线，与之对应的，KintexUltraScale FPGA芯片和ZYNQ 7000FPGA芯片的PCIE接口或者SRIO接口分别和第一通信总线连接。

本实施例中的第一通信总线可以是PCIE总线或者SRIO总线或者CAN总线，与之对应的，ZYNQ 7000FPGA芯片的SRIO接口或PCIE接口或CAN接口分别和第二通信总线连接。

如图1所示，本实施例的第二FPGA单元2还设有用于和外部设备通信的外部通信接口，此外部通信接口包括以太网接口，与之对应的，本实施例的无线收发系统还包括网络端口，所述第二FPGA单元2通过以太网接口和网络端口连接，使得能够通过网络端口将所接受的信号发出或者接受数据。

如图1所示，外部通信接口包括RS422接口，与之对应的，本实施例的无线收发系统还包括控制端口，所述第二FPGA单元2通过RS422接口和控制端口连接，使得能够通过控制端口操作第二FPGA单元2进行数据收发。

如图1所示，外部通信接口包括RS232接口，与之对应的，本实施例的无线收发系统还包括调试端口，所述第二FPGA单元2通过RS232接口和调试端口连接，使得能够通过调试端口对第二FPGA单元2进行配置和调试。

本实施例的无线收发系统还包括电源管理单元，所述电源管理单元和第一FPGA单元1、第二FPGA单元2、时钟分配单元3、捷变频收发器5的供电端分别连接。

下面对本实施例的无线收发系统的工作过程进行说明：

收发数据前，第二FPGA单元2通过第一FPGA单元1的SPI接口对捷变频收发器5进行配置

数据发送时，第二FPGA单元2从以太网接口或者第二通信总线获取给外部系统或板卡的数据，然后发送给第一FPGA单元1，第一FPGA单元1将数据转换为数字基带信号并控制相关的射频开关6切换至对应的发送器，并将数据发送给相关的捷变频收发器5，捷变频收发器5将所接收的数据进行滤波、D/A转换，模拟滤波、混频、放大之后通过发送器和天线4输出射频信号。

数据接收时，第一FPGA单元1控制相关的射频开关6切换至对应的接收器，相关捷变频收发器5从天线4获取射频信号并经过放大、混频、滤波及A/D转换为数字基带信号后发送给第一FPGA单元1，第一FPGA单元1对数字基带信号进行数据处理后通过第一通信总线发送给第二FPGA单元2，第二FPGA单元2将受到的数据通过以太网接口或者第二通信总线发送给外部系统或板卡。

上述只是本实用新型的较佳实施例，并非对本实用新型作任何形式上的限制。虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本实用新型技术方案保护的范围内。

Claims (10)

1.一种基于捷变频收发器的MIMO无线收发系统，其特征在于，包括用于处理基带信息的第一FPGA单元(1)、用于对外通信的第二FPGA单元(2)、至少三个用于将射频数据和基带数据互相转换的捷变频收发器(5)，所述捷变频收发器(5)的基带数据收发侧通过第一FPGA单元(1)和第二FPGA单元(2)连接，所述捷变频收发器(5)的参数配置接口与第一FPGA单元(1)的SPI接口连接。

2.根据权利要求1所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，还包括天线(4)，所述捷变频收发器(5)包括至少一个用于将射频数据转换为基带数据的接收器和至少一个用于将基带数据转换为射频数据的发送器，所述接收器和发送器一一对应，所述天线(4)通过接收器和第一FPGA单元(1)的第一基带数据接口连接，所述天线(4)通过发送器和第一FPGA单元(1)的第二基带数据接口连接。

3.根据权利要求2所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，还包括与接收器一一对应的用于通道选择的射频开关(6)，所述射频开关(6)的控制端分别和第一FPGA单元(1)连接，所述射频开关(6)和天线(4)以及对应的接收器、发送器分别连接，使得第一FPGA单元(1)控制射频开关(6)切换天线(4)与接收器的数据传输通道或者天线(4)与发送器的数据传输通道。

4.根据权利要求3所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，所述射频开关(6)为单刀双掷开关，所述单刀双掷开关的动端和天线(4)连接，所述单刀双掷开关的第一不动端和对应接收器的输入端连接，所述单刀双掷开关的第二不动端和对应发送器的输出端连接。

5.根据权利要求1所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，还包括时钟分配单元(3)，所述时钟分配单元(3)的输出端和第一FPGA单元(1)、第二FPGA单元(2)、捷变频收发器(5)的时钟输入端分别连接，所述时钟分配单元(3)的输入端和第二FPGA单元(2)连接，使得第一FPGA单元(1)、第二FPGA单元(2)、捷变频收发器(5)获取相同的时钟信号。

6.根据权利要求1所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，所述第二FPGA单元(2)还设有用于和外部设备通信的外部通信接口。

7.根据权利要求6所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，还包括网络端口，所述外部通信接口包括以太网接口，所述第二FPGA单元(2)的以太网接口和网络端口连接。

8.根据权利要求6所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，还包括控制端口，所述外部通信接口包括RS422接口，所述第二FPGA单元(2)的RS422接口和控制端口连接。

9.根据权利要求6所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，还包括调试端口，所述外部通信接口包括RS232接口，所述第二FPGA单元(2)的RS232接口和调试端口连接。

10.根据权利要求1所述的基于捷变频收发器的MIMO无线收发系统，其特征在于，还包括电源管理单元，所述电源管理单元和第一FPGA单元(1)、第二FPGA单元(2)、捷变频收发器(5)的供电端分别连接。

Images