CN214380894U - 一种wifi射频前端 - Google Patents

Abstract

本实用新型公开了一种WIFI射频前端，包括FPGA模块、时钟模块和多个射频收发模块；每一个所述的射频收发模块均包括射频发射通道、射频接收通道、DAC模块、ADC模块、环形器和收发天线，所述射频发射通道的输入端通过DAC模块与FPGA连接，所述射频发射通道的输出端通过环形器与收发天线连接；所述射频接收通道的输入端通过环形器与收发天线连接，射频接收通道的输出端通过ADC模块与所述FPGA模块连接。本实用新型将校正组件集成在WIFI射频前端的其中一个通道中，能够根据需要对WIFI射频前端的各个通道进行校正。

Description

一种WIFI射频前端

技术领域

本实用新型涉及通信领域，特别是涉及一种WIFI射频前端。

背景技术

随着通信技术的发展，WIFI射频前端越来越多的出现在社会生活、工作中，起到着越来越重要的作用，WIFI射频前端一般包含多个通道，在实际工作过程中由于通道不一致或通道存在误差的问题，会严重影响WIFI射频信号的收发，不利于WIFI射频信号的正常工作。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种WIFI射频前端，将校正组件集成在WIFI射频前端的其中一个通道中，能够根据需要对WIFI射频前端的各个通道进行校正。

本实用新型的目的是通过以下技术方案来实现的：一种WIFI射频前端，包括FPGA模块、时钟模块和多个射频收发模块；

每一个所述的射频收发模块均包括射频发射通道、射频接收通道、DAC模块、ADC模块、环形器和收发天线，所述射频发射通道的输入端通过DAC模块与FPGA连接，所述射频发射通道的输出端通过环形器与收发天线连接；所述射频接收通道的输入端通过环形器与收发天线连接，射频接收通道的输出端通过ADC模块与所述FPGA模块连接。

所述时钟模块包括外供时钟接口、PLL锁相环和功分器，所述PLL锁相环的输入端通过外供时钟接口接收100MKz的时钟信号，PLL锁相环的输出端通过功分器分别与每一个射频收发模块连接，用于提供本振信号。

优选地，所述WIFI射频前端还包括与FPGA模块连接的LVDS接口、SPI接口、UART接口和SMA接口。所述射频收发模块的数目为4个。

优选地，所述射频发射通道包括第一AMP放大器、第一射频滤波器、第一混频器、第二AMP放大器、第二射频滤波器和功率放大器，所述第一AMP放大器的输入端与DAC模块连接，第一AMP放大器的输出端通过第一射频滤波器与第一混频器的一个输入端连接，第一混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第一混频器的输出端依次通过第二AMP放大器、第二射频滤波器和功率放大器与所述环形器连接。所述射频接收通道包括第一切换开关、低噪声放大器、第三射频滤波器、第二混频器、第四射频滤波器、第三AMP放大器和自动增益控制放大器；

所述第一切换开关的输入端与所述环形器连接，第一切换开关的输出端依次通过低噪声放大器、第三射频滤波器与所述第二混频器的一个输入端连接，第二混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第二混频器的输出端依次通过四射频滤波器、第三AMP放大器和自动增益控制放大器与ADC模块连接。

优选地，所述第一切换开关为单刀双掷开关，第一切换开关的动端作为其输入端，用于连接所述环形器，第一切换开关的第一个不动端接地，第一切换开关的第二个不动端作为其输出端，用于连接低噪声放大器。

所述多个射频收发模块，其中一个射频收发模块集成有校正组件；所述校正组件包括第二切换开关、第三切换开关、第四切换开关和收发校正天线，所述第二切换开关、第三切换开关和第四切换开关均为单刀双掷开关；

所述第二切换开关设置于第二射频滤波器和功率放大器之间，第二切换开关的动端作为输入端连接所述第二射频滤波器，第二切换开关的两个不动端作为输出端，其中，第一个不动端连接功率放大器，第二个不动端连接第四切换开关；

所述第三切换开关设置于低噪声放大器和第三射频滤波器之间，第三切换开关的动端作为输出端连接第三射频滤波器，第三切换开关的两个不动端作为输入端，第一个不动端连接低噪声放大器，第二个不动端连接第四切换开关；

所述第四切换开关的动端作为收发校正端口连接收发校正天线，第四切换开关的第一个不动端与所述第二切换开关的第二个不动端连接，第四切换开关的第二个不动端与所述第三切换开关的第二个不动端连接。

本实用新型的有益效果是：将校正组件集成在WIFI射频前端的其中一个通道中，能够根据需要对WIFI射频前端的各个通道进行校正。

附图说明

图1为本实用新型的原理框图。

具体实施方式

下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。

如图1所示，一种WIFI射频前端，包括FPGA模块、时钟模块和多个射频收发模块；

每一个所述的射频收发模块均包括射频发射通道、射频接收通道、DAC模块、ADC模块、环形器和收发天线，所述射频发射通道的输入端通过DAC模块与FPGA连接，所述射频发射通道的输出端通过环形器与收发天线连接；所述射频接收通道的输入端通过环形器与收发天线连接，射频接收通道的输出端通过ADC模块与所述FPGA模块连接。

所述时钟模块包括外供时钟接口、PLL锁相环和功分器，所述PLL锁相环的输入端通过外供时钟接口接收100MKz的时钟信号，PLL锁相环的输出端通过功分器分别与每一个射频收发模块连接，用于提供本振信号。

在本申请的实施例中，所述时钟模块还包括时钟处理模块，所述时钟处理模块包括时钟衰减器、时钟放大器和时钟功分器，在时钟处理模块中，所述时钟衰减器的输入端连接外供时钟接口，时钟衰减器的输出端通过时钟放大器与时钟功分器连接，所述时钟功分器的输出端分别与每一个射频接收模块中的DAC模块和ADC模块，以提供基准时钟。

在本申请的实施例中，所述WIFI射频前端还包括与FPGA模块连接的LVDS接口、SPI接口、UART接口和SMA接口。所述射频收发模块的数目为4个。

在本申请的实施例中，所述射频发射通道包括第一AMP放大器、第一射频滤波器、第一混频器、第二AMP放大器、第二射频滤波器和功率放大器，所述第一AMP放大器的输入端与DAC模块连接，第一AMP放大器的输出端通过第一射频滤波器与第一混频器的一个输入端连接，第一混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第一混频器的输出端依次通过第二AMP放大器、第二射频滤波器和功率放大器与所述环形器连接。

所述射频接收通道包括第一切换开关、低噪声放大器、第三射频滤波器、第二混频器、第四射频滤波器、第三AMP放大器和自动增益控制放大器；

所述第一切换开关的输入端与所述环形器连接，第一切换开关的输出端依次通过低噪声放大器、第三射频滤波器与所述第二混频器的一个输入端连接，第二混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第二混频器的输出端依次通过四射频滤波器、第三AMP放大器和自动增益控制放大器与ADC模块连接。

在本申请的实施例中，所述第一切换开关为单刀双掷开关，第一切换开关的动端作为其输入端，用于连接所述环形器，第一切换开关的第一个不动端接地，第一切换开关的第二个不动端作为其输出端，用于连接低噪声放大器。

在本申请的实施例中，所述多个射频收发模块，其中一个射频收发模块集成有校正组件；所述校正组件包括第二切换开关、第三切换开关、第四切换开关和收发校正天线，所述第二切换开关、第三切换开关和第四切换开关均为单刀双掷开关；

所述第二切换开关设置于第二射频滤波器和功率放大器之间，第二切换开关的动端作为输入端连接所述第二射频滤波器，第二切换开关的两个不动端作为输出端，其中，第一个不动端连接功率放大器，第二个不动端连接第四切换开关；

所述第三切换开关设置于低噪声放大器和第三射频滤波器之间，第三切换开关的动端作为输出端连接第三射频滤波器，第三切换开关的两个不动端作为输入端，第一个不动端连接低噪声放大器，第二个不动端连接第四切换开关；

所述第四切换开关的动端作为收发校正端口连接收发校正天线，第四切换开关的第一个不动端与所述第二切换开关的第二个不动端连接，第四切换开关的第二个不动端与所述第三切换开关的第二个不动端连接。

本实用新型的工作原理如下：在进行校准过程中，主要分为发射通道校准和接收通道校准：

在对发射通道进行校准时：

对于每一个射频收发模块，将其射频接收通道中第一切换开关的动端切换到与接地的不动端连接，即使得每一个射频收发模块的射频接收通道与收发天线断开；

在集成有校正组件的射频收发模块中，通过第二切换开关切换，使得第二射频滤波器和功率放大器连通；通过第三切换开关和第四切换开关切换，使得收发校正天线与第三射频滤波器连接；

对于任一射频收发模块，由FPGA产生的信号通过DAC、射频收发模块中的射频发射通道、环形器、收发天线进行发射，由集成有校正组件的射频收发模块中的校正收发天线进行接收，通过第四切换开关、第三切换开关进入该射频收发模块（集成有校正组件的射频收发模块）的射频接收通道，并经射频接收通道和ADC模块返回FPGA，以便于FPGA对产生的信号和接收的信号进行比较，完成该模块中发射通道的校正；

对于接收通道进行校准时：

对于每一个射频收发模块，将其射频接收通道中第一切换开关的动端切换，使得低噪声放大器与环形器连接，即使得每一个射频收发模块的射频接收通道与收发天线连通；

在集成有校正组件的射频收发模块中，通过第二切换开关、第四切换开关的切换，使得第二射频滤波器连接到收发校正天线进行发射；通过第三切换开关切换，使得低噪声放大器与第三射频滤波器连通；

对于集成有校正组件的射频收发模块，由FPGA产生的信号通过DAC后进入射频发射通道中，在传输到第二射频滤波器后，经第二切换开关、第四切换开关传输到校正收发天线进行发射；

对于任一个射频收发模块，由收发天线接收来自校正收发天线的信息，经环形器、第一切换开关后，进入该射频收发模块的射频接收通道，再经射频接收通道、ADC模块传回FPGA，由FPGA对产生的信号和接收的信号进行比较，完成该模块中接收通道的校正。

在本申请的实施例中，以图1为例，在通道2中集成校正组件，当进行收通道校正时，通道2通过收校正天线发射信号，包括通道2在内的4路通道依次接收信号，完成各通道的收校正；当进行发射通道校正时，4路通道依次发射信号，通道2通过用于发校正天线接收信号，完成各通道的发校正。

需要说明的是，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。

Claims (7)

1.一种WIFI射频前端，其特征在于：包括FPGA模块、时钟模块和多个射频收发模块；

每一个所述的射频收发模块均包括射频发射通道、射频接收通道、DAC模块、ADC模块、环形器和收发天线，所述射频发射通道的输入端通过DAC模块与FPGA连接，所述射频发射通道的输出端通过环形器与收发天线连接；所述射频接收通道的输入端通过环形器与收发天线连接，射频接收通道的输出端通过ADC模块与所述FPGA模块连接；

所述时钟模块包括外供时钟接口、PLL锁相环和功分器，所述PLL锁相环的输入端通过外供时钟接口接收100MKz的时钟信号，PLL锁相环的输出端通过功分器分别与每一个射频收发模块连接，用于提供本振信号。

2.根据权利要求1所述的一种WIFI射频前端，其特征在于：所述WIFI射频前端还包括与FPGA模块连接的LVDS接口、SPI接口、UART接口和SMA接口。

3.根据权利要求1所述的一种WIFI射频前端，其特征在于：所述射频收发模块的数目为4个。

4.根据权利要求1所述的一种WIFI射频前端，其特征在于：所述射频发射通道包括第一AMP放大器、第一射频滤波器、第一混频器、第二AMP放大器、第二射频滤波器和功率放大器，所述第一AMP放大器的输入端与DAC模块连接，第一AMP放大器的输出端通过第一射频滤波器与第一混频器的一个输入端连接，第一混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第一混频器的输出端依次通过第二AMP放大器、第二射频滤波器和功率放大器与所述环形器连接。

5.根据权利要求1所述的一种WIFI射频前端，其特征在于：所述射频接收通道包括第一切换开关、低噪声放大器、第三射频滤波器、第二混频器、第四射频滤波器、第三AMP放大器和自动增益控制放大器；

所述第一切换开关的输入端与所述环形器连接，第一切换开关的输出端依次通过低噪声放大器、第三射频滤波器与所述第二混频器的一个输入端连接，第二混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第二混频器的输出端依次通过四射频滤波器、第三AMP放大器和自动增益控制放大器与ADC模块连接。

6.根据权利要求5所述的一种WIFI射频前端，其特征在于：所述第一切换开关为单刀双掷开关，第一切换开关的动端作为其输入端，用于连接所述环形器，第一切换开关的第一个不动端接地，第一切换开关的第二个不动端作为其输出端，用于连接低噪声放大器。

7.根据权利要求1所述的一种WIFI射频前端，其特征在于：所述多个射频收发模块，其中一个射频收发模块集成有校正组件；所述校正组件包括第二切换开关、第三切换开关、第四切换开关和收发校正天线，所述第二切换开关、第三切换开关和第四切换开关均为单刀双掷开关；

所述第二切换开关设置于第二射频滤波器和功率放大器之间，第二切换开关的动端作为输入端连接所述第二射频滤波器，第二切换开关的两个不动端作为输出端，其中，第一个不动端连接功率放大器，第二个不动端连接第四切换开关；

所述第三切换开关设置于低噪声放大器和第三射频滤波器之间，第三切换开关的动端作为输出端连接第三射频滤波器，第三切换开关的两个不动端作为输入端，第一个不动端连接低噪声放大器，第二个不动端连接第四切换开关；

所述第四切换开关的动端作为收发校正端口连接收发校正天线，第四切换开关的第一个不动端与所述第二切换开关的第二个不动端连接，第四切换开关的第二个不动端与所述第三切换开关的第二个不动端连接。

Images