CN215222185U - 射频电路、射频模组以及电子设备 - Google Patents

Abstract

本申请属于电子设备技术领域，提供了一种射频电路、射频模组以及电子设备，其中，射频电路包括射频芯片、内置天线、晶振、射频匹配电路以及与射频芯片连接的至少9个插件引脚、至少13个贴片引脚以及至少9个共用引脚，内置天线通过射频匹配电路与射频芯片连接，实现了射频电路同时兼容插件式安装和贴片式安装的目的，解决现有的射频电路存在的在实际应用中无法通用多种安装方式的问题。

Description

射频电路、射频模组以及电子设备

技术领域

本申请涉及电子设备技术领域，尤其涉及一种射频电路、射频模组以及电子设备。

背景技术

随着无线传输的蓬勃发展，同时带来各种应用于多频传输的产品与技术，因此许多新产品会具有无线传输的性能，藉以满足消费者的需求。而射频(radio frequency，RF)模组是在无线传输系统中用来将内置天线所接收到的电磁信号转换为低频信号，并送至后端作处理，另外亦将后端所发出的低频信号转换为电磁信号并送至内置天线。因此射频电路的设计优良与否会影响到信号收发的品质。

然而，现有射频电路安装方式多为单独插件式或单独贴片式，且两种安装方式的射频电路内置天线也不一样，甚至没有自带内置天线，导致不同产品在实际应用中较为局限，难以满足一款射频电路通用多款产品的需求。

实用新型内容

本申请的目的在于提供一种射频电路、射频模组以及电子设备，可以解决现有的射频电路存在的在实际应用中无法通用多种安装方式的问题。

本申请实施例第一方面提供了一种射频电路，所述射频电路包括：

射频芯片；

内置天线，与所述射频芯片连接；

晶振，与所述射频芯片连接，用于提供振荡频率和时钟频率；

射频匹配电路，设于所述内置天线与所述射频芯片之间；以及

与所述射频芯片连接的至少9个插件引脚、至少13个贴片引脚以及至少9个共用引脚。

在一个实施例中，所述至少9个插件引脚以及至少9个共用引脚包括：1个时钟/数据引脚、2个通用异步收发传输器接口引脚、5个脉冲宽度调制引脚、1个数据采样引脚、1个使能信号引脚；

所述至少13个贴片引脚以及至少9个共用引脚包括：2个通用输入/输出引脚、1个时钟/数据引脚、2个通用异步收发传输器接口引脚、5个脉冲宽度调制引脚、2个数据采样引脚、1个使能信号引脚。

在一个实施例中，所述射频芯片的型号为ESP32。

在一个实施例中，所述射频匹配电路为π型低通滤波器。

本申请实施例第二方面还提供了一种射频模组，所述射频模组包括：基板，以及如上述任一项所述的射频电路，所述射频电路设于所述基板上。

在一个实施例中，所述射频模组还包括I-PEX座子，用于设置外置天线，并连接所述外置天线与所述射频芯片，同时断开所述内置天线与所述射频芯片之间的连接。

在一个实施例中，所述基板的长度为18-21mm，所述基板的宽度为14-16mm。

在一个实施例中，所述射频模组还包括屏蔽罩，用于屏蔽外界电磁波对所述射频电路的干扰。

在一个实施例中，所述内置天线为环形天线。

本申请实施例第三方面还提供了一种电子设备，所述电子设备包括上述任一项所述的射频模组。

本申请实施例提供了一种射频电路、射频模组以及电子设备，其中，射频电路包括射频芯片、内置天线、晶振、射频匹配电路以及与射频芯片连接的至少9个插件引脚、至少13个贴片引脚以及至少9个共用引脚，内置天线通过射频匹配电路与射频芯片连接，实现了射频电路同时兼容插件式安装和贴片式安装的目的，解决现有的射频电路存在的在实际应用中无法通用多种安装方式的问题。

附图说明

图1为本申请实施例提供的射频电路的结构示意图；

图2为本申请实施例提供的射频芯片的引脚示意图；

图3和图4为本申请实施例提供的射频匹配电路的结构示意图；

图5为射频模组贴装在产品上的应用结构示意图；

图6为射频模组插装在产品上的应用结构示意图；

图7为本申请实施例提供的内置天线的结构示意图；

图8为本申请实施例提供的另一射频芯片的引脚示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

本申请实施例提供了一种射频电路，参见图1所示，本实施例中的射频电路包括射频芯片10、内置天线40、晶振20、射频匹配电路30、至少9个插件引脚、至少13个贴片引脚以及至少9个共用引脚，至少9个插件引脚、至少13个贴片引脚以及至少9个共用引脚均与射频芯片10连接，内置天线40通过射频匹配电路30与射频芯片10连接，晶振20与射频芯片10连接，用于提供振荡频率和时钟频率，实现射频电路同时兼容插件式安装和贴片式安装的目的，解决现有的射频电路存在的在实际应用中无法通用多种安装方式的问题。

在一个具体应用实施例中，至少13个贴片引脚包括至少9个贴片功能引脚以及4个备用GPIO引脚，其中，至少9个贴片功能引脚与至少9个插件引脚一一对应，例如，在同一块基板上，至少9个插件引脚设置于基板的第一面的边沿，同时，至少9个贴片功能引脚设于基板的第二面，射频芯片10中的至少9个功能引脚分别与至少9个插件引脚一一对应连接，同时射频芯片10中的至少9个功能引脚分别与至少9个贴片功能引脚一一对应连接。

在一个具体实现方式中，至少9个贴片功能引脚与至少9个插件引脚可以通过在基板上穿孔实现一一对应连接的目的。

由于至少9个插件引脚设置于基板的第一面的边沿，至少9个贴片功能引脚设于基板的第二面，为了使得至少9个共用引脚同时可以兼容插件式安装和贴片式安装，至少9个共用引脚设于基板的第二面，且与至少9个插件引脚相对设置，当基板在插件式安装时，由于至少9个插件引脚和至少9个共用引脚同时设置在基板的边沿的两面，并构成了射频芯片的18个功能引脚输出端。当基板在贴片式安装时，由于基板的第二面同时设有至少9个共用引脚、至少9个贴片功能引脚以及4个备用GPIO引脚，构成了射频芯片的18个功能引脚输出端以及4个备用GPIO引脚输出端。因此，不管基板采用插件式安装还是贴片式安装，都不影响射频电路的整体功能实现。

在一个实施例中，参见图2所示，射频电路的引脚类型至少包括：天线引脚RF、电源引脚VCC、时钟/数据引脚I2C、通用异步收发传输器接口引脚UART、脉冲宽度调制引脚PWM、数据采样引脚ADC、使能信号引脚EN、通用输入/输出引脚IO以及接地引脚GND。

具体的，射频电路的多个功能引脚与射频芯片10的多个功能端口对应。例如，射频芯片的天线端口与天线引脚RF对应连接，射频芯片的电源端口与电源引脚VCC对应连接，射频芯片的通用异步收发传输器接口与通用异步收发传输器接口引脚UART对应连接，射频芯片的脉冲宽度调制端口与脉冲宽度调制引脚PWM对应连接，射频芯片的数据采样端与数据采样引脚ADC对应连接，射频芯片的使能信号端与使能信号引脚EN对应连接，射频芯片的通用输入/输出端与通用输入/输出引脚IO对应连接，射频芯片的接地端与接地引脚GND对应连接。

在一个实施例中，参见图2所示，射频电路还包括电源去耦模块50，设于射频芯片10的电源端与电源引脚VCC之间，用于为射频芯片10提供稳定的电源。

在一个实施例中，该电源去耦模块50可以由去耦电容组成，例如，去耦电容的第一端与电源引脚VCC连接，去耦电容的第二端接地，可以降低元件耦合到电源端的噪声，间接减少其他元件受此元件噪声的影响。

在一个实施例中，参见图2所示，晶振20包括第一晶振21和第二晶振22，其中，在具体应用中，第一晶振21的工作频率可以为40MHz，第二晶振22的工作频率可以为32.768KHz。

在一个实施例中，所述至少9个插件引脚以及至少9个共用引脚包括：1个时钟/数据引脚、2个通用异步收发传输器接口引脚、5个脉冲宽度调制引脚、1个数据采样引脚、1个使能信号引脚。

所述至少13个贴片引脚以及至少9个共用引脚包括：2个通用输入/输出引脚、1个时钟/数据引脚、2个通用异步收发传输器接口引脚、5个脉冲宽度调制引脚、2个数据采样引脚、1个使能信号引脚。

在本实施例中，9个插件引脚和9个共用引脚组成18个插件功能引脚，9个共用引脚和13个贴片引脚组成22个贴片引脚，其中，9个共用引脚即可作为插件引脚，也可以作为贴片引脚，在具体应用中，9个共用引脚和9个插件引脚设于基板的两侧的边沿，且相对设置，13个贴片引脚与9个共用引脚设于基板的同一侧。

在一个实施例中，所述射频芯片的型号为ESP32。

ESP32是一块WIFI芯片，ESP32集成了内置天线开关、射频巴伦(balun)、功率放大器、低噪放大器、过滤器和电源管理模块，整个解决方案占用了最少的基板面积。2.4GHzWi-Fi加蓝牙双模芯片采用TSMC低功耗40nm技术，功耗性能和射频性能最佳，安全可靠，易于扩展至各种应用。

在一个实施例中，所述射频匹配电路为π型低通滤波器。

π型滤波器有LCπ型滤波器和RCπ型滤波器。其中，LCπ型滤波器包括两个电容器和一个电感器，它的输入和输出都呈低阻抗。

在一个实施例中，所述π型低通滤波器由分立元件组成，该分立元件可以包括电阻、电容以及电感，其中，两个电阻与电容可以组成RCπ型滤波器，两个电阻与电感可以组成LCπ型滤波器。

图3和图4为π型低通滤波器的结构示意图，参见图3所示，π型低通滤波器包括第一电阻R1、第一电容C1以及第二电容C2，在具体应用中，第一电容C1的第一端与第一电阻R1的第一端共接于内置天线，第一电容C1的第二端接地，第一电阻R1的第二端与第二电容C2的第一端共接于射频芯片，第二电容C2的第二端接地。

参见图4所示，在另外一种π型低通滤波器结构中，π型低通滤波器包括第二电阻R2、第三电容C3以及第四电容C4，具体的，第二电阻R2的第一端与第三电容C3的第一端共接于内置天线40，第三电容C3的第二端接地，第二电阻R2的第二端与第四电容C4的第一端共接于射频芯片10，第四电容C4的第二端接地。

本申请实施例还提供了一种射频模组，参见图5所示，所述射频模组包括：基板10，以及如上述任一项实施例所述的射频电路，所述射频电路设于所述基板上。

图5为射频模组贴装在产品上的应用结构示意图，图6为射频模组插装在产品上的应用结构示意图，结合图5和图6所示，在射频模组贴装应用时，至少9个插件引脚82悬空，至少9个共用引脚83与13个贴片引脚81在基板60的同一侧，至少13个贴片引脚81和至少9个共用引脚83贴装在产品00上。

在射频模组插装应用时，至少13个贴片引脚81悬空，至少9个共用引脚83和至少9个插件引脚82位于基板60的两侧边沿，且相对设置，当射频模组插接在产品上，至少9个共用引脚83和至少9个插件引脚82可以用时引出信号线与产品00连接。

采用上述射频模组结构，射频芯片10的功能引脚端不管在插件安装还是贴片安装都可以灵活引出信号线，用户可以根据需要自由采用贴片安装和插件安装，满足通用多款产品的需求，并且自带标准的内置天线，进一步提高了模组的通用性。

本实施例中的射频模组的安装方式设计为插件式和贴片式二合一的方式，可根据产品的结构空间尺寸选择插件式或贴片式安装方式，灵活度高。实现插件式和贴片式二合一，在于必须保证插件引脚和贴片引脚的功能为引脚对引脚，该模组贴片引脚包含了插件引脚的所有功能，额外多出两个IO接口作为备用引脚。

在一个实施例中，射频模组还包括I-PEX座子41，I-PEX座子41用于设置外置天线，并连接所述外置天线与所述射频芯片，同时断开所述内置天线40与所述射频芯片10之间的连接。

在具体应用实施例中，I-PEX座子41可以为第三代射频连接线，连接同轴线径为0.81，射频线端与板端结合高度为1.5mm。

在一个实施例中，基板60的长度为18-21mm，基板60的宽度为14-16mm。

在一个具体应用实施例中，射频模组的尺寸(包含内置天线及插脚)可以为15.6mm*20.8mm，具有小尺寸的特点，在产品应用中更加灵活。

在一个实施例中，所述射频模组还包括屏蔽罩70，屏蔽罩70用于屏蔽外界电磁波对所述射频电路的干扰。

在一个实施例中，所述内置天线40为环形天线。

在一个具体应用实施例中，内置天线40的结构参见图7所示，内置天线40设置在基板60上，天线接地端42用于接地，天线馈入端43接射频芯片10，天线接地端42和天线馈入端43平行设置，其中，天线接地端42的宽度为0.4mm，天线馈入端43的宽度为0.5mm，天线馈入端43与天线接地端42之间的天线主体的宽度为0.5mm，内置天线40整体呈环形，长度为15mm，宽度为3.6mm。

根据模组插件式与贴片式的场型进行综合仿真设计，且综合模拟多款不同的智能产品的结构场型，内置天线40的工作频段为2.4-2.5GHz，阻抗为50欧姆，电压驻波比小于或等于2.5，天线增益范围为0-4ddBi，效率大于或等于50％。

在一个实施例中，射频芯片的型号具体可以为ESP32-U4WDH，其引脚参见图8所示，引脚及功能说明可以参见该型号的射频芯片的芯片手册，该型号射频芯片包括49个信号端口，在具体应用中，用户可以根据需要选择其中18个功能引脚端作为射频信号的功能引脚端，以及GPIO1、GPIO2、GPIO3、GPIO4作为备用GPIO引脚，应用于上述任一项实施例中的射频电路或者射频模组。

本申请实施例还提供了一种电子设备，所述电子设备包括上述任一项实施例所述的射频模组。

本申请实施例提供了一种射频电路、射频模组以及电子设备，其中，射频电路包括射频芯片、内置天线、晶振、射频匹配电路以及与射频芯片连接的至少9个插件引脚、至少13个贴片引脚以及至少9个共用引脚，内置天线通过射频匹配电路与射频芯片连接，实现了射频电路同时兼容插件式安装和贴片式安装的目的，解决现有的射频电路存在的在实际应用中无法通用多种安装方式的问题。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种射频电路，其特征在于，所述射频电路包括：

射频芯片；

内置天线，与所述射频芯片连接；

晶振，与所述射频芯片连接，用于提供振荡频率和时钟频率；

射频匹配电路，设于所述内置天线与所述射频芯片之间；以及

与所述射频芯片连接的至少9个插件引脚、至少13个贴片引脚以及至少9个共用引脚。

2.如权利要求1所述的射频电路，其特征在于，所述至少9个插件引脚以及至少9个共用引脚包括：1个时钟/数据引脚、2个通用异步收发传输器接口引脚、5个脉冲宽度调制引脚、1个数据采样引脚、1个使能信号引脚；

所述至少13个贴片引脚以及至少9个共用引脚包括：2个通用输入/输出引脚、1个时钟/数据引脚、2个通用异步收发传输器接口引脚、5个脉冲宽度调制引脚、2个数据采样引脚、1个使能信号引脚。

3.如权利要求1所述的射频电路，其特征在于，所述射频芯片的型号为ESP32。

4.如权利要求1所述的射频电路，其特征在于，所述射频匹配电路为π型低通滤波器。

5.一种射频模组，其特征在于，所述射频模组包括：基板，以及如权利要求1-4任一项所述的射频电路，所述射频电路设于所述基板上。

6.如权利要求5所述的射频模组，其特征在于，所述射频模组还包括I-PEX座子，用于设置外置天线，并连接所述外置天线与所述射频芯片，同时断开所述内置天线与所述射频芯片之间的连接。

7.如权利要求5所述的射频模组，其特征在于，所述基板的长度为18-21mm，所述基板的宽度为14-16mm。

8.如权利要求5所述的射频模组，其特征在于，所述射频模组还包括屏蔽罩，用于屏蔽外界电磁波对所述射频电路的干扰。

9.如权利要求5所述的射频模组，其特征在于，所述内置天线为环形天线。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求5至9任一项所述的射频模组。

Images