CN215117217U - 一种基于fpga的贴片机控制装置 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的贴片机控制装置，属于贴片机控制技术领域，包括：FPGA处理器、RS485接口模块、PCIe传输模块和存储模块，RS485接口模块、PCIe传输模块和存储模块均与FPGA处理器连接进行双向通信，RS485接口模块与贴片机各子模块连接，PCIe传输模块与CPU连接。本实用新型采用FPGA硬件实现的方式完成贴片机整机状态查询与动作控制，可并行化同时与贴片机所有的子模块进行交互，且控制逻辑基于FPGA硬件电路实现，可靠性高。

Description

一种基于FPGA的贴片机控制装置

技术领域

本实用新型涉及贴片机控制技术领域，特别涉及一种基于FPGA的贴片机控制装置。

背景技术

贴片机是工业生产自动化领域一个重要的工业机器，贴片机需要多个相对独立的子模块协同工作完成贴片功能。为了提高贴片机的工作效率、可靠性，同时保持一定的灵活性，要求控制系统具有并行化工作，可靠性高，灵活性高等特点。

集成电路的焊接是现代工业体系最基础的工艺之一，传统的手工焊接存在焊接时间长、精度低、可靠性差、成本高等一系列缺点。为了克服这些困难，专用的自动化焊接技术已经在焊接领域得到了大规模的应用。贴片机就是自动化焊接技术中最重要的机器之一。贴片机通常需要供料模块、XY轴移动模块、Z轴移动模块、PCB传送模块、机器视觉模块、吸嘴交换站等多个子模块协同工作才能完成一个完整的贴片流程，因此利用一个中央控制系统来协调各个模块的工作是十分必要的。

现有的贴片机控制系统设计中，通常采用基于CPU的工控机完成系统控制。操作系统工作于工控机中，完成系统控制的主控软件工作于操作系统之上。主控软件通过操作系统调用工控机的硬件完成子模块指令下发以及状态查询，根据整机状态完成整机动作。

但是，CPU的工作方式为串行工作，采用时间分片的技术完成对不同子模块状态的轮询，状态检测，并根据状态完成整机动作。主控软件运行在操作系统之上，存在系统调用的时间，以及操作系统不稳定等潜在风险点。

实用新型内容

本实用新型的目的在于克服现有技术存在的缺陷，实现并行化同时与贴片机所有子模块进行信息交互。

为实现以上目的，本实用新型采用一种基于FPGA的贴片机控制装置，包括FPGA处理器、RS485控制芯片、PCIe传输模块和存储模块，RS485控制芯片、PCIe传输模块和存储模块均与FPGA处理器连接进行双向通信，RS485控制芯片与贴片机各子模块连接，PCIe传输模块与 CPU连接。

进一步地，所述存储模块包括用于存储所述贴片机机器参数的Flash 存储单元和用于存储动作流程的DDR3单元。

进一步地，所述RS485控制芯片包括8路结构相同的串行数据传输通道。

进一步地，所述RS485控制芯片包括电平转换芯片，电平转换芯片的485_TXD1、485_RXD1及485_EN引脚连接至所述FPGA处理器的 I/O引脚，电平转换芯片的引脚A端和B端之间连接有共模滤波电感，上拉电阻与一滤波电容并联后连接在引脚A端和共模滤波电感之间，下拉电阻与另一滤波电容并联后连接在引脚B端和共模滤波电感之间，共模滤波电感与所述各子模块连接进行信息交互。

进一步地，所述PCIe传输模块包括用于通知计算机贴片机控制系统的状态发生变化的MSI中断通道和用于下发命令并回读执行状态的基于基地址寄存器的控制通道。

进一步地，所述PCIe传输模块采用PCIe 3.0lane×4接口，REFCLK 引脚为所述CPU向所述FPGA处理器提供PCIE接口的差分参考时钟； PERST_N引脚为所述CPU向所述FPGA处理器提供PCIE接口的复位信号；RX_P/N[3:0]引脚为所述CPU向所述FPGA处理器传输差分数据信号；TX_P/N[3:0]引脚为所述FPGA处理器向所述CPU传输差分数据信号。

与现有技术相比，本实用新型存在以下技术效果：采用FPGA硬件实现的方式完成贴片机整机状态查询与动作控制，可并行化同时与贴片机所有的子模块进行指令、状态交互，状态判断以及贴片机实时状态记录，响应快，且控制逻辑基于FPGA硬件电路实现，可靠性高。

附图说明

下面结合附图，对本实用新型的具体实施方式进行详细描述：

图1是一种基于FPGA的贴片机控制装置的结构图；

图2是RS485接口电路图；

图3是PCIE插槽的引脚图；

图4是动作流程控制结构框图。

具体实施方式

为了更进一步说明本实用新型的特征，请参阅以下有关本实用新型的详细说明与附图。所附图仅供参考与说明之用，并非用来对本实用新型的保护范围加以限制。

如图1所示，本实施例公开了一种基于FPGA的贴片机控制装置，包括：FPGA处理器、RS485控制芯片、PCIe传输模块和存储模块，RS485控制芯片、PCIe传输模块和存储模块均与FPGA处理器连接进行双向通信，RS485控制芯片与贴片机各子模块连接，PCIe传输模块与CPU连接。

其中，多通道RS485控制芯片包含8路结构相同的串行数据传输通道，每路485的工作速率为10Mbps，用于和贴片机各子模块之间完成指令交互与状态交互，485工作模式为主从模式，贴片机控制装置工作在主模式，子模块工作在从模式。PCIe传输模块用于通过基地址寄存器 (BAR)完成贴片机控制装置与运行在CPU中的主控软件之间的数据交互，该主控软件可采用现有软件实现。现有技术通常采用CPU直接控制子模块的方式进行；本实施例通过CPU将动作流程下发给贴片机控制装置，由控制装置中的FPGA处理器完成整机状态检测、动作流程控制。在子模块查询过程中，现有技术通常采用CPU分时进行轮询，速度慢， CPU占用率高；本实施例采用FPGA进行并行轮询，效率高速度快。

作为进一步优选的技术方案，所述存储模块包括用于存储所述贴片机机器参数的Flash存储单元和用于存储动作流程的DDR3单元。

作为进一步优选的技术方案，如图2所示，所述RS485控制芯片包括电平转换芯片THVD2450DR，电平转换芯片的485_TXD1、485_RXD1 及485_EN引脚连接至所述FPGA处理器的I/O引脚，电平转换芯片的引脚A端和B端之间连接有共模滤波电感，上拉电阻与一滤波电容并联后连接在引脚A端和共模滤波电感之间，下拉电阻与另一滤波电容并联后连接在引脚B端和共模滤波电感之间，共模滤波电感与所述各子模块连接进行信息交互。

本实施例通过在接口处，集成了DR33A-105BE共模滤波电感，120 欧匹配电阻，上/下拉电阻，以及滤波电容，可以有效的过滤掉空间电磁波干扰，提高通信稳定性。

作为进一步优选的技术方案，如图3所示，所述PCIe传输模块的REFCLK引脚为所述CPU向所述FPGA处理器提供PCIE接口的 100MHz差分参考时钟；PERST_N引脚为所述CPU向所述FPGA处理器提供PCIE接口的复位信号；RX_P/N[3:0]引脚为所述CPU向所述 FPGA处理器传输差分数据信号；TX_P/N[3:0]引脚为所述FPGA处理器向所述CPU传输差分数据信号，链路速率为8Gbps；12V与GND 为贴片机控制装置提供电源，链路速率为8Gbps。

作为进一步优选的技术方案，PCIe传输模块使用PCIe 3.0lane×4 接口，最大传输带宽3.94GB/s。该模块包含两条通信地址，第一条为 MSI中断通道，用于通知计算机贴片机控制系统的状态发生变化，第二条为基于基地址寄存器(BAR)的控制通道，通过寄存器的方式下发命令并回读执行状态。

如图4所示，本实施例中基于FPGA的贴片机控制装置的工作流程为：

(1)CPU通过PCIe接口模块将贴片机动作指令下发给FPGA处理器，由FPGA处理器在本地完成缓存，包括CPU将贴片机机器参数(如机台长宽、速度限制、位置限制、电流限制等)通过PCIe接口基地址寄存器通道下发给FPGA处理器，由FPGA处理器将参数存储在flash 存储模块中；CPU将需要完成的动作流程通过PCIe链路基地址寄存器控制通道下发到FPGA处理器，FPGA处理器将动作流程缓存在DDR3 存储模块中。

(2)FPGA处理器通过485接口模块并行地完成各个子模块的状态查询。

(3)FPGA处理器根据查询到的整机状态，将整机动作指令下发到子模块，控制子模块完成响应的动作。

(4)FPGA处理器记录子模块的执行状态，例如传感器状态、电流、电压、电机位置、动作时间等参数，记录在贴片机控制装置缓存中，并通知CPU读取参数。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种基于FPGA的贴片机控制装置，其特征在于，包括：FPGA处理器、RS485控制芯片、PCIe传输模块和存储模块，RS485控制芯片、PCIe传输模块和存储模块均与FPGA处理器连接进行双向通信，RS485控制芯片与贴片机各子模块连接，PCIe传输模块与CPU连接。

2.如权利要求1所述的基于FPGA的贴片机控制装置，其特征在于，所述存储模块包括用于存储所述贴片机机器参数的Flash存储单元和用于存储动作流程的DDR3单元。

3.如权利要求1所述的基于FPGA的贴片机控制装置，其特征在于，所述RS485控制芯片包括8路结构相同的串行数据传输通道。

4.如权利要求1所述的基于FPGA的贴片机控制装置，其特征在于，所述RS485控制芯片包括电平转换芯片，电平转换芯片的485_TXD1、485_RXD1及485_EN引脚连接至所述FPGA处理器的I/O引脚，电平转换芯片的引脚A端和B端之间连接有共模滤波电感，上拉电阻与一滤波电容并联后连接在引脚A端和共模滤波电感之间，下拉电阻与另一滤波电容并联后连接在引脚B端和共模滤波电感之间，共模滤波电感与所述各子模块连接进行信息交互。

5.如权利要求1所述的基于FPGA的贴片机控制装置，其特征在于，所述PCIe传输模块包括用于通知计算机贴片机控制系统的状态发生变化的MSI中断通道和用于下发命令并回读执行状态的基于基地址寄存器的控制通道。

6.如权利要求5所述的基于FPGA的贴片机控制装置，其特征在于，所述PCIe传输模块采用PCIe 3.0lane×4接口，REFCLK引脚为所述CPU向所述FPGA处理器提供PCIE接口的差分参考时钟；PERST_N引脚为所述CPU向所述FPGA处理器提供PCIE接口的复位信号；RX_P/N[3:0]引脚为所述CPU向所述FPGA处理器传输差分数据信号；TX_P/N[3:0]引脚为所述FPGA处理器向所述CPU传输差分数据信号。

Images