CN214751248U - 电子纸 - Google Patents

Abstract

本申请公开了一种电子纸，属于显示技术领域。该电子纸中的阵列基板可以包括：衬底，以及位于该衬底上的像素电极、薄膜晶体管和屏蔽电极。该薄膜晶体管中的有源层在衬底上的正投影，位于屏蔽电极在衬底上的正投影内，且位于像素电极在衬底上的正投影内。如此，可以保证像素电极在衬底上的正投影的面积较大，提高了电子纸的显示效果。并且，该屏蔽电极上施加的恒定的公共电压并不会让处于关闭状态的薄膜晶体管产生漏电流，且该屏蔽电极上加载的恒定的公共电压可以对像素电极上加载的电压进行屏蔽，因此该像素电极上加载的电压也不会让处于关闭状态的薄膜晶体管产生漏电流，进一步的提高了电子纸的显示效果。

Description

电子纸

技术领域

本申请涉及显示技术领域，特别涉及一种电子纸。

背景技术

电子纸是一种新型的显示器件，主要用于电子标签、广告牌和电子阅读器等设备中。该电子纸的显示效果接近自然纸张的效果，可降低阅读时的视觉疲劳。

该电子纸通常可以包括：相对设置的阵列基板和盖板，以及位于阵列基板和盖板之间的电泳层。该阵列基板具有阵列排布的多个像素，每个像素可以包括：像素电极，以及与该像素电极连接的薄膜晶体管。电子纸可以通过薄膜晶体管对像素电极的充电进行控制，充电后的像素电极能够对电泳层进行控制，从而可以实现电子纸的显示功能。

但是，目前的电子纸中的阵列基板上的像素电极在衬底上的正投影的面积较小，会影响该电子纸的显示效果。

实用新型内容

本申请实施例提供了一种电子纸。可以解决目前的电子纸显示效果较差的问题，所述技术方案如下：

一方面，提供了一种电子纸，包括：相对设置的阵列基板和盖板，以及位于所述阵列基板和所述盖板之间的电泳层；

其中，所述阵列基板包括：

衬底；

位于所述衬底上的像素电极和薄膜晶体管，所述像素电极和所述薄膜晶体管连接，所述薄膜晶体管包括：有源层，以及与所述有源层搭接的源漏极层；

以及，位于所述像素电极与所述源漏极层之间的屏蔽电极，所述屏蔽电极与所述像素电极绝缘，且与所述源漏极层绝缘，所述有源层在所述衬底上的正投影，位于所述屏蔽电极在所述衬底上的正投影内，且位于所述像素电极在所述衬底上的正投影内。

可选的，所述屏蔽电极的材料包括：具有遮光性的金属材料，或者，具有透光性的氧化物材料。

可选的，所述屏蔽电极在所述衬底上的正投影与所述像素电极在所述衬底上的正投影存在交叠区域，且所述屏蔽电极与所述像素电极形成存储电容。

可选的，所述阵列基板还包括：位于所述像素电极与所述屏蔽电极之间的第一绝缘层，以及位于所述源漏极层与所述屏蔽电极之间的第二绝缘层；

其中，所述源漏极层包括：第一极和第二极，所述第一绝缘层具有第一过孔，所述第二绝缘层具有与所述第一过孔连通的第二过孔，所述像素电极通过所述第一过孔和所述第二过孔与所述第一极连接。

可选的，所述屏蔽电极在所述衬底上的正投影与所述源漏极层在所述衬底上的正投影存在交叠区域，所述屏蔽电极具有与所述第一过孔和所述第二过孔连通的第三过孔，所述像素电极通过所述第一过孔、所述第三过孔和所述第二过孔与所述第一极连接。

可选的，所述第一过孔在所述衬底上的正投影与所述第二过孔在所述衬底上的正投影，均位于所述第三过孔在所述衬底上的正投影内。

可选的，所述阵列基板还包括：位于所述第二绝缘层与所述源漏极层之间的增厚绝缘层。

可选的，所述增厚绝缘层的材料包括：树脂材料。

可选的，所述薄膜晶体管还包括：栅极，所述栅极位于所述有源层靠近所述衬底的一侧，且与所述有源层绝缘；

所述阵列基板还包括：与所述栅极连接的栅线，与所述第二极连接的数据线，以及与所述屏蔽电极连接的公共信号线；

其中，所述数据线的延伸方向与所述栅线的延伸方向相交，且与所述公共信号线的延伸方向相交。

可选的，所述衬底具有显示区和位于所述显示区外的非显示区，所述像素电极和所述薄膜晶体管位于所述显示区内；

所述阵列基板还包括：位于所述非显示区内的多个焊盘，所述多个焊盘与所述栅线、所述数据线和所述公共信号线中的至少一种连接；

其中，所述多个焊盘与所述像素电极同层设置，且材料相同。

本申请实施例提供的技术方案带来的有益效果至少包括：

该电子纸包括：相对设置的阵列基板和盖板，以及，位于该阵列基板和盖板之间的电泳层。该阵列基板可以包括：衬底，以及位于该衬底上的像素电极、薄膜晶体管和屏蔽电极。该薄膜晶体管中的有源层在衬底上的正投影，位于屏蔽电极在衬底上的正投影内，且位于像素电极在衬底上的正投影内。如此，可以保证像素电极在衬底上的正投影的面积较大，提高了电子纸的显示效果。并且，该屏蔽电极上施加的恒定的公共电压并不会让处于关闭状态的薄膜晶体管产生漏电流，且该屏蔽电极上加载的恒定的公共电压可以对像素电极上加载的电压进行屏蔽，因此该像素电极上加载的电压也不会让处于关闭状态的薄膜晶体管产生漏电流。如此，通过该屏蔽电极可以避免像素电极上加载的电压对薄膜晶体管的性能产生影响的问题，进一步的提高了电子纸的显示效果。

进一步的，当屏蔽电极为遮光电极时，该屏蔽电极可以遮挡从电子纸中的盖板和电泳层透过的环境光线，避免该环境光线直接照射在薄膜晶体管的有源层上，进而避免有源层受到环境光线的影响而导致薄膜晶体管产生光漏电的问题，有效的提高了该电子纸的显示效果。进一步的，该屏蔽电极可以被位于屏蔽电极和像素电极之间的第一绝缘层包裹，使得该屏蔽电极在电子纸的制造过程中不会出现被腐蚀和被刮伤的现象。如此，在阵列基板的制造过程中与该像素电极同时形成的多个焊盘是采用单层电极制作的，可以保证任意两个相邻的焊盘之间的距离较大。在该阵列基板中的多个焊盘与驱动芯片中的多个引脚连接时，可以有效的降低多个焊盘与多个引脚出现连接错位现象的概率，保证该电子纸能够正常进行显示。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是目前常见的一种电子纸中的阵列基板的膜层结构示意图；

图2是图1示出的阵列基板中的一个像素的俯视图；

图3是图1示出的阵列基板中任意两个相邻的焊盘的排布效果图；

图4是目前常见的一种采用单层电极制作焊盘的阵列基板中任意两个相邻的焊盘的排布效果图；

图5是本申请实施例提供的一种电子纸的膜层结构示意图；

图6是图5示出的电子纸中的阵列基板的膜层结构示意图；

图7是本申请实施例提供的一种阵列基板的膜层结构示意图；

图8是图7示出的阵列基板中的一个像素的俯视图；

图9是本申请实施例提供的另一种阵列基板的膜层结构示意图；

图10是本申请实施例提供的又一种阵列基板的膜层结构示意图；

图11是目前常见的另一种阵列基板的膜层结构示意图；

图12是本申请实施例提供的另一种电子纸的膜层结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

请参考图1和图2，图1是目前常见的一种电子纸中的阵列基板的膜层结构示意图，图2是图1示出的阵列基板中的一个像素的俯视图。该阵列基板可以包括：衬底01，以及位于衬底01上的像素电极02和薄膜晶体管03。目前，为了增大像素电极02在衬底上的正投影的面积，通常需要让像素电极02直接覆盖薄膜晶体管03。

然而，当像素电极02直接覆盖薄膜晶体管03时，充电后的像素电极02上加载的电压可能会让处于关闭状态的薄膜晶体管03中产生漏电流，该漏电流的会影响薄膜晶体管03的性能，进一步的对电子纸的显示效果造成影响。

并且，在电子纸的使用过程中，环境光线极易透过盖板和电泳层照射在薄膜晶体管上，导致该薄膜晶体管会产生光漏电的现象，进一步的导致该电子纸的显示效果较差。

为了避免出现电子纸在使用过程中，环境光线照射在电子纸中的阵列基板的薄膜晶体管上，导致该薄膜晶体管会产生光漏电的问题，可以采用具有遮光性的金属材料制备该阵列基板的像素电极。然而，在电子纸的制造过程中，由于阵列基板中的金属材料制备的像素电极会直接暴露在空气中，因此该像素电极极易被腐蚀和被刮伤。为了规避由金属材料制备的像素电极存在的极易被腐蚀和被刮伤的风险，可以在像素电极中的金属电极上覆盖保护电极。该保护电极可以为非金属导电材料，其不易被腐蚀，且不易被刮伤，例如，该保护电极的材料可以为氧化铟锡(英文：Indium Tin Oxide；简称：ITO)。

在这种情况下，如图1和图2所示，该像素电极02可以包括：层叠设置的金属电极021和保护电极022，该保护电极022需要完全包裹金属电极021，以避免该金属电极021出现被腐蚀和被刮伤的现象。

如图1所示，阵列基板中的衬底01具有显示01a以及位于显示区01a外的非显示区01b。该像素电极02和薄膜晶体管03可以均位于显示区01a内。该阵列基板还可以包括：位于非显示区01b内的多个焊盘04。该阵列基板中还包括诸如栅线和数据线等信号线，该多个焊盘04可以与该信号线连接，且该多个焊盘04还可以与驱动芯片的多个引脚连接。如此，驱动芯片可以通过该焊盘04和信号线对阵列基板中的像素电极02进行控制，以实现电子纸的显示功能。

然而，阵列基板中的焊盘04通常是与像素电极02同时形成的，当像素电极02包括层叠设置的金属电极021和保护电极022时，该焊盘04可以包括：层叠设置的第一子焊盘041和第二子焊盘042，该第一子焊盘041与金属电极021的材料相同，该第二子焊盘042与保护电极022的材料相同。由于保护电极022需要包裹金属电极021，因此，第二子焊盘042也需要包裹第一子焊盘041。如此，会导致非显示区01b中的任意两个相邻的焊盘04之间的距离较小。

例如，如图3和图4所示，图3是图1示出的阵列基板中任意两个相邻的焊盘的排布效果图，图4是目前常见的一种采用单层电极制作焊盘的阵列基板中任意两个相邻的焊盘的排布效果图。假设，在图3中，任意两个相邻的焊盘04之间的距离为X，在平行于衬底01的方向上，第二子焊盘042包裹第一子焊盘041的部分的宽度为Y。若图3和图4中的焊盘采用相同精度的工艺制作，则在图4中，任意两个相邻的焊盘之间的距离为X+2Y。因此，图1示出的阵列基板中任意两个相邻的焊盘04之间的距离较小。在该阵列基板中的多个焊盘04与驱动芯片中的多个引脚连接时，若任意两个相邻的焊盘04之间的距离较小，则，极易出现多个焊盘04与多个引脚连接错位的现象，会导致该阵列基板所在电子纸无法正常显示。

请参考图5，图5是本申请实施例提供的一种电子纸的膜层结构示意图。该电子纸可以包括：相对设置的阵列基板100和盖板200，以及，位于该阵列基板100和盖板200之间的电泳层300。

请参考图6，图6是图5示出的电子纸中的阵列基板的膜层结构示意图。该阵列基板100可以包括：衬底101，以及位于该衬底101上的像素电极102、薄膜晶体管103和屏蔽电极104。

该薄膜晶体管103可以包括：有源层1031，以及与有源层1031搭接的源漏极层1032。该源漏极层1032可以与像素电极102连接。需要说明的是，该源漏极层1032可以包括：第一极和第二极，该第一极和第二极可以均与有源层1031搭接，且该第一极可以为源极和漏极中的一个，第二极可以为源极和漏极中的另一个，该像素电极102可以与第一极连接，以实现像素电极102与薄膜晶体管103的连接。

该屏蔽电极104可以位于像素电极102与薄膜晶体管103中的源漏极层1032之间。该屏蔽电极104可以与像素电极102绝缘，且可以与薄膜晶体管103中的源漏极层1032绝缘。该薄膜晶体管103中的有源层1031在衬底101上的正投影，位于屏蔽电极104在衬底101上的正投影内，且位于像素电极102在衬底101上的正投影内。也即是，该屏蔽电极104可以覆盖薄膜晶体管101，且该像素电极102也可以覆盖薄膜晶体管101，保证像素电极102在衬底101上的正投影的面积较大，提高了电子纸的显示效果。

在本申请实施例中，由于位于像素电极102与薄膜晶体管103的源漏极层1032之间的屏蔽电极104上可以施加恒定的公共电压，例如，该公共电压可以为0伏电压。因此，该屏蔽电极104上施加的恒定的公共电压并不会让处于关闭状态的薄膜晶体管103产生漏电流，且该屏蔽电极104上加载的恒定的公共电压可以对像素电极102上加载的电压进行屏蔽，因此该像素电极102上加载的电压也不会让处于关闭状态的薄膜晶体管103产生漏电流。如此，通过该屏蔽电极104可以避免像素电极102上加载的电压对薄膜晶体管103的性能产生影响的问题，进一步的提高了电子纸的显示效果。

综上所述，本申请实施例提供的电子纸，包括：相对设置的阵列基板和盖板，以及，位于该阵列基板和盖板之间的电泳层。该阵列基板可以包括：衬底，以及位于该衬底上的像素电极、薄膜晶体管和屏蔽电极。该薄膜晶体管中的有源层在衬底上的正投影，位于屏蔽电极在衬底上的正投影内，且位于像素电极在衬底上的正投影内。如此，可以保证像素电极在衬底上的正投影的面积较大，提高了电子纸的显示效果。并且，该屏蔽电极上施加的恒定的公共电压并不会让处于关闭状态的薄膜晶体管产生漏电流，且该屏蔽电极上加载的恒定的公共电压可以对像素电极上加载的电压进行屏蔽，因此该像素电极上加载的电压也不会让处于关闭状态的薄膜晶体管产生漏电流。如此，通过该屏蔽电极可以避免像素电极上加载的电压对薄膜晶体管的性能产生影响的问题，进一步的提高了电子纸的显示效果。

进一步的，在目前常见的电子纸中的阵列基板中，如图1所示，为了降低像素电极02上加载的电压让处于关闭状态的薄膜晶体管03中产生漏电流的概率，需要保证像素电极02与薄膜晶体管03之间的绝缘层07的厚度较大。例如，该绝缘层07可以包括：层叠设置的厚度较薄的钝化层071和厚度较厚的树脂层072。因此，该阵列基板的制造成本较高。

而在本申请实施例中，由于阵列基板100中的屏蔽电极104位于像素电极102与薄膜晶体管103的源漏极层1032之间，且通过该屏蔽电极104可以避免像素电极102上加载的电压让处于关闭状态的薄膜晶体管103产生漏电流。因此，在屏蔽电极104和薄膜晶体管103的源漏极层1032之间无需设置厚度较厚树脂层，仅需要设置厚度较薄的钝化层即可，有效的降低了该阵列基板100的制造成本。

在本申请实施例中，如图6所示，该屏蔽电极104的材料可以包括：具有遮光性的金属材料，或者，具有透光性的氧化物材料。当该屏蔽电极104的材料包括：具有遮光性的金属材料时，该屏蔽电极104为遮光电极，其材料包括：诸如金属铝、金属钼或合金等金属材料。当屏蔽电极104的材料包括：具有透光性的氧化物材料，该屏蔽电极104为透光电极，其的材料包括：诸如ITO的透明导电材料。以下实施例将以屏蔽电极104为遮光电极为例进行示意性说明。

当屏蔽电极104为遮光电极时，由于薄膜晶体管103中的有源层1031在衬底101上的正投影位于屏蔽电极104在衬底101上的正投影内，因此，该屏蔽电极104可以遮挡从电子纸中的盖板200和电泳层300透过的环境光线，避免该环境光线直接照射在薄膜晶体管103的有源层1031上，进而避免有源层1031受到环境光线的影响而导致薄膜晶体管103产生光漏电的问题，有效的提高了该电子纸的显示效果。

进一步的，由于该阵列基板100中的屏蔽电极104与像素电极102绝缘。因此，屏蔽电极104可以被位于屏蔽电极104和像素电极102之间的绝缘层包裹，使得该屏蔽电极104在电子纸的制造过程中不会出现被腐蚀和被刮伤的现象。

并且，由于像素电极102无需制成具有遮光性的电极，因此，该像素电极102可以采用单层的非金属导电材料。例如，该像素电极102的材料可以包括：诸如ITO的透明导电材料。在这种情况下，在电子纸的制造过程中该像素电极102不易出现被腐蚀和被刮伤的现象。如图6所示，该阵列基板100中的衬底101具有显示区101a和位于该显示区101a外的非显示区101b。该阵列基板100中的像素电极102和薄膜晶体管103可以均位于显示区101a内。该阵列基板101a还可以包括：位于非显示区内的多个焊盘105。该多个焊盘105可以与阵列基板100中的像素电极102同层设置，且材料相同。也即是，该多个焊盘105与像素电极102是通过同一次构图工艺形成的。由于该像素电极102的材料可以仅包括诸如ITO的透明导电材料，因此，该多个焊盘105的材料也仅包含透明导电材料。这样，在阵列基板100的制造过程中与该像素电极102同时形成的多个焊盘105是采用单层电极制作的，可以保证任意两个相邻的焊盘105之间的距离较大。在该阵列基板100中的多个焊盘105与驱动芯片中的多个引脚连接时，可以有效的降低多个焊盘105与多个引脚出现连接错位现象的概率，保证该电子纸能够正常进行显示。

在本申请实施例中，如图7和图8所示，图7是本申请实施例提供的一种阵列基板的膜层结构示意图，图8是图7示出的阵列基板中的一个像素的俯视图。该屏蔽电极104在衬底101上的正投影与像素电极102在衬底101上的正投影存在交叠区域。由于屏蔽电极104与像素电极102绝缘，因此，在电子纸显示时，在衬底101上正投影存在交叠区域的屏蔽电极104和像素电极102之间可以形成存储电容Cst，该存储电容Cst可以维持像素电极102上加载的电压的稳定性。

示例的，如图7所示，该阵列基板100还可以包括：位于像素电极102与屏蔽电极104之间的第一绝缘层106，以及位于薄膜晶体管103中的源漏极层1032与屏蔽电极104之间的第二绝缘层107。需要说明的是，该第一绝缘层106和第二绝缘层107可以均为钝化层，其材料可以包括无机绝缘材料，且该钝化层的厚度通常较小。像素电极102与屏蔽电极104之间可以通过第一绝缘层106绝缘，源漏极层1032与屏蔽电极104之间可以通过第二绝缘层107绝缘。该第一绝缘层106具有第一过孔a，第二绝缘层107具有与第一过孔a连通的第二过孔b。像素电极102可以通过第一过孔a和第二过孔b与薄膜晶体管103中的第一极连接。需要说明的是，该第一绝缘层106和位于该第一绝缘层106两侧的像素电极102与屏蔽电极104能够存储存电容Cst。

在目前常见的电子纸中的阵列基板中，如图1和图2所示，该阵列基板还可以包括：绝缘设置的第一辅助电极05和第二辅助电极06，该第一辅助电极05在衬底01上的正投影和第二辅助电极06在衬底上的正投影存在交叠区域。因此，该第一辅助电极05和第二辅助电极06可以形成存储电容Cst’。其中，第一辅助电极05与薄膜晶体管03中的栅极031位于同一层金属层中，第二辅助电极06与薄膜晶体管03中的源漏极层032位于同一层金属层中。由于电子纸在显示时需要电容值较大的存储电容Cst’，因此，需要增大第一辅助电极05和第二辅助电极06之间交叠的面积，导致该第一辅助电极05所在金属层的面积较大，且第二辅助电极06所在金属层的面积也较大。而在阵列基板的制造过程中，该阵列基板中的金属层通常需要采用干法刻蚀工艺制作的，而采用干法刻蚀工艺制作金属层时，该金属层对电子的吸附能力较强，导致该阵列基板极易产生静电。若该阵列基板产生静电后，该静电会破会阵列基板中的膜层结构，进而导致阵列基板的良品率较低。

而在本申请实施例中，由于采用金属材料制作的屏蔽电极104与像素电极102之间形成存储电容Cst，而像素电极102并非金属材料，其可以采用湿法刻蚀工艺进行制作，且在制作像素电极102的过程中，该像素电极102不易吸附电子。因此，该阵列基板100仅需要保证屏蔽电极104所在金属层的面积较大即可。相比于图1示出中的阵列基板需要保证两层金属层的面积较大的方案，本申请实施例提供的阵列基板100中的金属层的面积较小，有效的降低了阵列基板100的制造过程中金属层对电子的吸附能力，进而降低了在制造过程中产生的静电破坏阵列基板中膜层结构的概率，使得该阵列基板100的良品率较高。需要说明的是，在不考虑环境光线对电子纸的显示效果的影响的前提下，该屏蔽电极104可以为透光电极，在这种情况下，该屏蔽电极104也并非金属材料，且也可以采用湿法刻蚀工艺进行制作，进一步的减小该阵列基板100中金属层的面积，从而进一步的降低了在制造过程中产生的静电破坏阵列基板中膜层结构的概率。

可选的，如图7和图8所示，该阵列基板100中的屏蔽电极104在衬底101上的正投影，可以与薄膜晶体管103的源漏极层1032在衬底101上的正投影存在交叠区域。在这种情况下，该屏蔽电极104具有与第一过孔a和第二过孔b连通的第三过孔c。该像素电极102可以通过第一过孔a、第三过孔c和第二过孔b与薄膜晶体管103的第一极连接。

在本申请实施例中，第一过孔a在衬底101上的正投影与第二过孔b在衬底101上的正投影，均位于第三过孔c在衬底101上的正投影内。如此，第一绝缘层106可以完全包裹屏蔽电极104，在像素电极102在与薄膜晶体管103的第一极连接后，该像素电极102并不会与屏蔽电极104连接，进而避免了像素电极102与屏蔽电极104之间出现短路的现象。

可选的，如图9所示，图9是本申请实施例提供的另一种阵列基板的膜层结构示意图。在不考虑阵列基板的制造成本的前提下，该阵列基板100还可以包括：位于第二绝缘层107与薄膜晶体管103的源漏极层1032之间的增厚绝缘层108。示例的，该增厚绝缘层108的材料可以包括：树脂材料。也即是，该增厚绝缘层108可以为厚度较厚的树脂层。在本申请中，通过该增厚绝缘层108可以增大屏蔽电极104与薄膜晶体管103的源漏极层1032之间的距离，进而可以减小屏蔽电极104与源漏极层1032之间产生的耦合电容的电容值，可以提高该阵列基板100所在的电子纸的显示效果。

在本申请实施例中，如图7所示，该阵列基板100中的薄膜晶体管103还可以包括：栅极1033，该栅极1033可以位于有源层1031靠近衬底101的一侧，且该栅极1033可以与有源层1032绝缘。例如，该阵列基板100还可以包括：位于栅极1033和有源层1032之间的栅极绝缘层113。在这种情况下，该阵列基板100中的薄膜晶体管103可以为底栅型的薄膜晶体管。需要说明的是，在其他可选的实现方式中，该薄膜晶体管103还可以为顶栅型的薄膜晶体管。本申请实施例对此不做限定。

如图8所示，该阵列基板100还可以包括：与薄膜晶体管103的栅极1033连接的栅线109，与薄膜晶体管103的第二极连接的数据线110，以及与屏蔽电极107连接的公共信号线111。其中，该数据线110的延伸方向可以与栅线109的延伸方向相交，且可以与公共信号线111的延伸方向相交。示例的，该数据线110的延伸方向可以与栅线109的延伸方向垂直，且可以与公共信号线111的延伸方向垂直。

在本申请中，该阵列基板100中的栅线109可以与薄膜晶体管103的栅极1033同层设置，且材料相同，也即是，栅线109与栅极1033可以通过一次构图工艺同时形成。该阵列基板100中的数据线110可以与薄膜晶体管103的源漏极层1032同层设置，且材料相同，也即是，该数据线110可以与源漏极层1032是通过同一次构图工艺形成的。该阵列基板100中的公共信号线111可以与屏蔽电极104同层设置，且材料相同，也即是，该公共信号线111可以与屏蔽电极104通过同一次构图工艺形成。如此，有效的简化了该阵列基板100的制造工艺，且降低了该阵列基板100的制造成本。

在本申请实施例中，该阵列基板100中的多个焊盘105可以与栅线109、数据线110和公共信号线111中的至少一种连接。示例的，如图10所示，图10是本申请实施例提供的又一种阵列基板的膜层结构示意图，该阵列基板110还可以包括：位于非显示区101b内的多个信号引线112，该多个信号引线112可以与多个焊盘105一一对应连接。每个信号引线112可以分别与一个焊盘105和一条信号线(其可以为栅线109、数据线110或公共信号线111)连接。在本申请中，该信号引线112可以与栅线109同层设置，且材料相同。也即是，该信号引线112可以与栅线109通过同一次构图工艺形成。如此，进一步的简化了该阵列基板100的制造工艺，且降低了该阵列基板100的制造成本。在这种情况下，位于非显示区101b内的第一绝缘层106具有第四过孔d，位于非显示区101b内的第二绝缘层107还具有与第四过孔d连通的第五过孔e，位于非显示区101b内的栅极绝缘层113具有与第五过孔e连通的第六过孔f。焊盘105可以通过第四过孔d、第五过孔e和第六过孔f与引线112连接。

需要说明的是，该阵列基板100中的多个焊盘105可以与驱动芯片中的多个焊脚连接。该驱动芯片可以通过多个焊盘105可以实现以下至少一种的信号加载：向栅线109加载扫描信号，向数据线110加载数据信号，和向公共信号线111加载公共电压信号。

在本申请实施例中，如图8所示，该阵列基板100具有阵列排布的多个像素区域(图中未标注)，每个像素区域设置有串联的两个薄膜晶体管103。示例的，一个薄膜晶体管103中的第一极与数据线110连接，一个薄膜晶体管103中的第二极与另一个薄膜集晶体管103中的第一极连接，另一个薄膜集晶体管103中的第二极与像素电极102连接。通过两个串联的薄膜晶体管103可以降低薄膜晶体管500中的漏电流，对像素电极102上加载的像素电压的影响，进而可以提高该阵列基板100所在的电子纸的显示效果。需要说明的是，该像素区域是由两个相邻的数据线110和两个相邻的栅线109所围成的区域。

结合上述实施例，以下实施例将对本申请实施例提供的阵列基板100和目前常见的阵列基板的制造方法进行比较。

目前，为了提高图1示出的阵列基板中的任意两个相邻的焊盘04之间的距离，需要保证该焊盘04中仅包含一层电极。为此，如图11所示，图11是目前常见的另一种阵列基板的膜层结构示意图，可以通过工艺优化去除焊盘04中的金属部分。在这种情况下，该阵列基板的制造方式为：

首先，在衬底01上通过一次构图工艺形成第一金属层。该第一金属层可以包括薄膜晶体管03中的栅极031和第一辅助电极05等。

之后，在第一金属层上形成栅极绝缘层08，并在栅极绝缘层08上通过一次构图工艺形成有源层图案和第二金属层。该有源层图案包括薄膜晶体管03中的有源层033，该第二金属层可以包括薄膜晶体管03中的源漏极层032和第二辅助电极06等。

之后，在第二金属层上形成绝缘层07，并通过一次构图工艺仅在绝缘层07中位于显示区内部分形成用于连接像素电极和源漏极层的过孔。

之后，在绝缘层07上通过一次构图工艺形成第三金属层，该第三金属层包括金属电极021。在阵列基板的非显示区内并不存在第三金属层。

之后，再通过一次构图工艺仅在绝缘层07中位于非显示区内部分形成用于连接焊盘和引线的过孔。

最后，在第三金属层上通过一次构图工艺形成保护电极层，该保护电极层可以包括保护电极022和焊盘04。

如此，图11示出的阵列基板至少需要通过6次构图工艺形成。

而在本申请实施例中，若需要形成图10示出的阵列基板，该阵列基板的制造方式为：

首先，在衬底101上通过一次构图工艺形成第一金属层。该第一金属层可以包括薄膜晶体管103中的栅极1033、栅线109和信号引线112。

之后，在第一金属层上形成栅极绝缘层113，并在栅极绝缘层113上通过一次构图工艺形成有源层图案和第二金属层。该有源层图案包括薄膜晶体管103中的有源层1031，该第二金属层可以包括薄膜晶体管103中的源漏极层1032和数据线110。

之后，在第二金属层上形成第二绝缘层107，并在第二绝缘层107上通过一次构图工艺形成第三金属层。该第三金属层包括屏蔽电极和公共信号线111。

之后，在第三金属层上形成第一绝缘层106，并通过一次构图工艺在第一绝缘层106中形成第一过孔a，并在第二绝缘层107中形成与第一过孔a连通的第二过孔b。

最后，在第三金属层上通过一次构图工艺形成像素电极层，该像素电极层可以包括像素电极102和焊盘105。

如此，图10示出的阵列基板仅需要通过5次构图工艺形成。可以进一步的降低阵列基板100的制造工艺，且进一步的降低了阵列基板100的制造成本。需要说明的是，上述实施例中的一次构图工艺可以包括：光刻胶涂覆、曝光、显影和光刻胶剥离。

可选的，请参考图12，图12是本申请实施例提供的另一种电子纸的膜层结构示意图。该电子纸中的电泳层300可以包括：多个电泳胶囊301。每个电泳胶囊301可以包括：胶囊本体，以及位于该胶囊本体内的电泳液和带电粒子，该带电粒子可以包括：黑粒子、白粒子和彩色粒子等。

在本申请中，该电子纸中的盖板200可以包括：透明保护膜201以及位于该透明保护膜201上的公共电极202。可选的，该透明保护膜201的材料可以包括高透过率的聚对苯二甲酸乙二醇酯。该公共电极202可以面状电极，其材料可以包括ITO。当向阵列基板100中的像素电极102施加电压时，像素电极102会与公共电极202形成电压差，在该电压差的作用下，每个电泳胶囊301中的带电粒子会在电泳液中进行运动，以实现该电子纸的显示。

综上所述，本申请实施例提供的电子纸，包括：相对设置的阵列基板和盖板，以及，位于该阵列基板和盖板之间的电泳层。该阵列基板可以包括：衬底，以及位于该衬底上的像素电极、薄膜晶体管和屏蔽电极。该薄膜晶体管中的有源层在衬底上的正投影，位于屏蔽电极在衬底上的正投影内，且位于像素电极在衬底上的正投影内。如此，可以保证像素电极在衬底上的正投影的面积较大，提高了电子纸的显示效果。并且，该屏蔽电极上施加的恒定的公共电压并不会让处于关闭状态的薄膜晶体管产生漏电流，且该屏蔽电极上加载的恒定的公共电压可以对像素电极上加载的电压进行屏蔽，因此该像素电极上加载的电压也不会让处于关闭状态的薄膜晶体管产生漏电流。如此，通过该屏蔽电极可以避免像素电极上加载的电压对薄膜晶体管的性能产生影响的问题，进一步的提高了电子纸的显示效果。

进一步的，当屏蔽电极为遮光电极时，该屏蔽电极可以遮挡从电子纸中的盖板和电泳层透过的环境光线，避免该环境光线直接照射在薄膜晶体管的有源层上，进而避免有源层受到环境光线的影响而导致薄膜晶体管产生光漏电的问题，有效的提高了该电子纸的显示效果。进一步的，该屏蔽电极可以被位于屏蔽电极和像素电极之间的第一绝缘层包裹，使得该屏蔽电极在电子纸的制造过程中不会出现被腐蚀和被刮伤的现象。如此，在阵列基板的制造过程中与该像素电极同时形成的多个焊盘是采用单层电极制作的，可以保证任意两个相邻的焊盘之间的距离较大。在该阵列基板中的多个焊盘与驱动芯片中的多个引脚连接时，可以有效的降低多个焊盘与多个引脚出现连接错位现象的概率，保证该电子纸能够正常进行显示。

本申请实施例还提供了一种显示设备，该显示设备可以包括：上述实施例中的电子纸，该显示设备可以为电子标签、广告牌或电子阅读器等。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

以上所述仅为本申请的可选的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电子纸，其特征在于，包括：相对设置的阵列基板和盖板，以及位于所述阵列基板和所述盖板之间的电泳层；

其中，所述阵列基板包括：

衬底；

位于所述衬底上的像素电极和薄膜晶体管，所述像素电极和所述薄膜晶体管连接，所述薄膜晶体管包括：有源层，以及与所述有源层搭接的源漏极层；

以及，位于所述像素电极与所述源漏极层之间的屏蔽电极，所述屏蔽电极与所述像素电极绝缘，且与所述源漏极层绝缘，所述有源层在所述衬底上的正投影，位于所述屏蔽电极在所述衬底上的正投影内，且位于所述像素电极在所述衬底上的正投影内。

2.根据权利要求1所述的电子纸，其特征在于，

所述屏蔽电极的材料包括：具有遮光性的金属材料，或者，具有透光性的氧化物材料。

3.根据权利要求1或2所述的电子纸，其特征在于，

所述屏蔽电极在所述衬底上的正投影与所述像素电极在所述衬底上的正投影存在交叠区域，且所述屏蔽电极与所述像素电极形成存储电容。

4.根据权利要求3所述的电子纸，其特征在于，

所述阵列基板还包括：位于所述像素电极与所述屏蔽电极之间的第一绝缘层，以及位于所述源漏极层与所述屏蔽电极之间的第二绝缘层；

其中，所述源漏极层包括：第一极和第二极，所述第一绝缘层具有第一过孔，所述第二绝缘层具有与所述第一过孔连通的第二过孔，所述像素电极通过所述第一过孔和所述第二过孔与所述第一极连接。

5.根据权利要求4所述的电子纸，其特征在于，

所述屏蔽电极在所述衬底上的正投影与所述源漏极层在所述衬底上的正投影存在交叠区域，所述屏蔽电极具有与所述第一过孔和所述第二过孔连通的第三过孔，所述像素电极通过所述第一过孔、所述第三过孔和所述第二过孔与所述第一极连接。

6.根据权利要求5所述的电子纸，其特征在于，

所述第一过孔在所述衬底上的正投影与所述第二过孔在所述衬底上的正投影，均位于所述第三过孔在所述衬底上的正投影内。

7.根据权利要求6所述的电子纸，其特征在于，

所述阵列基板还包括：位于所述第二绝缘层与所述源漏极层之间的增厚绝缘层。

8.根据权利要求7所述的电子纸，其特征在于，

所述增厚绝缘层的材料包括：树脂材料。

9.根据权利要求4至8任一所述的电子纸，其特征在于，

所述薄膜晶体管还包括：栅极，所述栅极位于所述有源层靠近所述衬底的一侧，且与所述有源层绝缘；

所述阵列基板还包括：与所述栅极连接的栅线，与所述第二极连接的数据线，以及与所述屏蔽电极连接的公共信号线；

其中，所述数据线的延伸方向与所述栅线的延伸方向相交，且与所述公共信号线的延伸方向相交。

10.根据权利要求9所述的电子纸，其特征在于，

所述衬底具有显示区和位于所述显示区外的非显示区，所述像素电极和所述薄膜晶体管位于所述显示区内；

所述阵列基板还包括：位于所述非显示区内的多个焊盘，所述多个焊盘与所述栅线、所述数据线和所述公共信号线中的至少一种连接；

其中，所述多个焊盘与所述像素电极同层设置，且材料相同。

Images