CN214626944U - 一种igbt芯片的驱动上电保护电路 - Google Patents

Abstract

本实用新型公开了一种IGBT芯片的驱动上电保护电路，其特征在于，包括依次电相连的信号检测模块、门限逻辑模块、闭锁模块，所述信号检测模块与电源模块电相连，所述闭锁模块与电源模块的输出端、IGBT芯片的驱动端分别电相连。本实用新型解决了现有技术存在的电源系统上电期间的由于驱动IGBT芯片的信号不受控、不稳定而导致IGBT芯片损坏等问题。

Description

一种IGBT芯片的驱动上电保护电路

技术领域

本实用新型涉及IGBT芯片驱动保护技术领域，具体是一种IGBT芯片的驱动上电保护电路。

背景技术

现今IGBT芯片的应用越来越普及，由DSP芯片等芯片及IGBT芯片组成的数字式电源是主流。在由DSP芯片等芯片及IGBT芯片组成的数字式电源中，由于IGBT芯片价值相对高，使用过程中如有损坏，造成的损失较大。

IGBT芯片的损坏的两种主要情况：一是使用过程中过流或短路，相应保护电路运作，DSP芯片等芯片关断PWM驱动波形输出，造成关断尖峰电压，这个电压叠加在VDS(漏-源电压)上，将超过IGBT芯片自身耐压而造成器件损坏；另一种情况是开机上电过程中，DSP芯片等芯片软件程序还没有正常工作，或者DSP芯片等芯片由于其他原因造成死机，这段时期，驱动IGBT 芯片的由DSP芯片等芯片输出的PMW信号不受控、不稳定，容易造成IGBT 芯片误开通，直接损坏IGBT芯片。本实用新型技术意在解决第二种问题。

发明内容

为克服现有技术的不足，本实用新型提供了一种IGBT芯片的驱动上电保护电路，解决现有技术存在的由于驱动IGBT芯片的信号不受控、不稳定而导致IGBT芯片损坏等问题。

本实用新型解决上述问题所采用的技术方案是：

一种IGBT芯片的驱动上电保护电路，其特征在于，包括依次电相连的信号检测模块、门限逻辑模块、闭锁模块，所述信号检测模块与电源模块电相连，所述闭锁模块与电源模块的输出端、IGBT芯片的驱动端分别电相连。

信号检测模块检测电源模块的输出信号，并将输出信号给门限逻辑模块，门限逻辑模块可根据实际需要设置阈值，门限逻辑模块根据信号检测模块输出的信号是否达到设定的阈值而输出不同的电平控制闭锁模块；若信号检测模块的输出信号幅值大于等于门限逻辑模块的阈值，控制闭锁模块连通(由于存在电路中其他元件、静电、外部空气中电流等的干扰，所以需要设定信号达到一定幅值门限逻辑模块才判定为信号检测模块具有输出电压)；若信号检测模块的输出信号幅值小于门限逻辑模块的阈值，控制闭锁模块关断。

在电源模块开机上电过程中，电源模块软件程序还没有正常工作，或者电源模块由于其他原因造成死机，则控制闭锁模块关断，电源模块与IGBT 芯片之间无电信号流动，则防止了IGBT芯片因为电源模块的输出信号不受控、不稳定而误开通，从而避免了IGBT芯片受损。

作为一种优选的技术方案，所述信号检测模块将电源模块的输出信号转化为平稳的信号并输出给门限逻辑模块；

所述门限逻辑模块根据所述信号检测模块输出的信号幅值是否达到设定阈值的判断结果，输出不同的电平信号；

所述闭锁模块根据门限逻辑模块输出的电平信号连通或关闭电源模块与IGBT芯片之间的电连接。

作为一种优选的技术方案，所述信号检测模块包括LM231芯片，LM231 芯片的TH引脚与电源模块电相连，LM231芯片的CUout引脚与门限逻辑模块的输入端电相连。

LM231芯片将电源模块的输出信号转化为平稳的信号并输出给门限逻辑模块。

作为一种优选的技术方案，所述信号检测模块还包括电阻R50、电阻 R51、电阻R52、电阻R53、电阻R54、电阻R56、电容C68、电容C69、电容C70、第一电源，LM231芯片的TH引脚通过电容C68与电源模块的MAX PWM Lock信号输出端电相连，LM231芯片的VCC引脚与第一电源电相连，第一电源通过电阻R50与LM231芯片的TH引脚电相连，第一电源通过电阻R51、电容C70组成的串联电路与地电相连，第一电源通过电阻R52、电阻R56组成的串联电路与地电相连，LM231芯片的IN引脚与电阻R52、电阻R56之间的节点电相连，LM231芯片的RC引脚与电阻R51、电容C70之间的节点电相连，LM231芯片的CUout引脚与门限逻辑模块的输入端电相连，LM231 芯片的CUout引脚通过电容C69、电阻R54组成的并联电路与地电相连，LM231芯片的RE引脚通过电阻R53与地电相连，LM231芯片的FRout引脚、 GND引脚分别与地电相连。

作为一种优选的技术方案，所述门限逻辑模块包括电相连的二极管D8、MC74HVC1GT04DTT1芯片，二极管D8与信号检测模块的输出端相连， MC74HVC1GT04DTT1芯片与闭锁模块的控制端电相连。

二极管D8、MC74HVC1GT04DTT1芯片组合，根据所述信号检测模块输出的信号幅值是否达到设定阈值的判断结果，输出不同的电平信号；其中，二极管D8单向通过信号检测模块输出的信号，MC74HVC1GT04DTT1芯片判断通过二极管D8后的信号幅值是否达到设定阈值，输出不同的电平信号。

作为一种优选的技术方案，所述门限逻辑模块还包括电阻R49、电阻 R55、场效应管、二极管Q1、第二电源，二极管D8的正极与LM231芯片的 CUout引脚电相连，二极管D8的负极通过电阻R55与地电相连，二极管D8 的负极与场效应管的栅极电相连，场效应管的源极与地电相连，二极管Q1 的正极与场效应管的源极电相连，二极管Q1的负极与场效应管的漏极电相连，场效应管的漏极通过电阻R49与第二电源电相连，MC74HVC1GT04DTT1 芯片的输入引脚与场效应管的漏极、电阻R49之间的节点电相连， C74HVC1GT04DTT1芯片的电源正引脚与第二电源电相连，C74HVC1GT04DTT1 芯片的电源地引脚与地电相连，C74HVC1GT04DTT1芯片的输出引脚与闭锁模块的控制端电相连。

作为一种优选的技术方案，所述闭锁模块包括HEF4104BT芯片，所述 HEF4104BT芯片的控制端与门限逻辑模块的输出端电相连，所述HEF4104BT 芯片的输入端与电源模块的输出端电相连，所述HEF4104BT芯片的输出端与IGBT芯片的驱动端电相连。

HEF4104BT芯片根据门限逻辑模块输出的电平信号连通或关闭电源模块与IGBT芯片之间的电连接。

作为一种优选的技术方案，所述闭锁模块还包括电阻R32、电阻R34、电阻R36、电阻R38、电容C62、第三电源，IGBT芯片数量为三片，分别为第一IGBT芯片IGBT0、第二IGBT芯片IGBT1、第三IGBT芯片IGBT2，所述 HEF4104BT芯片的OE引脚与C74HVC1GT04DTT1芯片的输出引脚电相连， HEF4104BT芯片的VDDA引脚与第三电源电相连，HEF4104BT芯片的VDDA引脚通过电容C62与地电相连，HEF4104BT芯片的B3引脚通过电阻R32与地电相连，HEF4104BT芯片的B3引脚通过电阻R34与第二IGBT芯片IGBT1的 BOT信号输入端电相连，HEF4104BT芯片的A3引脚与电源模块的MAX PWM1- 信号输出端电相连，HEF4104BT芯片的A2引脚与电源模块的MAX PWM1+信号输出端电相连，HEF4104BT芯片的B2引脚通过电阻R36与第二IGBT芯片IGBT1的TOP信号输入端电相连，HEF4104BT芯片的B2引脚通过电阻R38 与地电相连，HEF4104BT芯片的VSS引脚与地电相连。

作为一种优选的技术方案，所述闭锁模块还包括电感L13、电阻R31、电阻R33、电阻R35、电阻R37、电容C63、第四电源、第五电源，HEF4104BT 芯片的VDDB引脚通过电感L13与第四电源电相连，HEF4104BT芯片的VDDB 引脚通过电容C63与第五电源电相连，HEF4104BT芯片的B0引脚通过电阻 R31与地电相连，HEF4104BT芯片的B0引脚通过电阻R33与第一IGBT芯片 IGBT0的TOP信号输入端电相连，HEF4104BT芯片的A0引脚与电源模块的 MAX PWM0+信号输出端电相连，HEF4104BT芯片的A1引脚与电源模块的MAX PWM0-信号输出端电相连，HEF4104BT芯片的B1引脚通过电阻R35与第一 IGBT芯片IGBT0的BOT信号输入端电相连，HEF4104BT芯片的B1引脚通过电阻R37与地电相连。

作为一种优选的技术方案，所述闭锁模块还包括电阻R45、电阻R46、电阻R47、电阻R48、电容C64、电容C65、电感L14、另一块HEF4104BT芯片、第六电源、第七电源，另一块HEF4104BT芯片的OE引脚与 C74HVC1GT04DTT1芯片的输出引脚电相连，另一块HEF4104BT芯片的VDDA 引脚与第六电源电相连，另一块HEF4104BT芯片的VDDA引脚通过电容C64 与地电相连，另一块HEF4104BT芯片的VDDB引脚通过电感L14与第七电源电相连，另一块HEF4104BT芯片的VDDB引脚通过电容C65与地电相连，另一块HEF4104BT芯片的B3引脚通过电阻R45与地电相连，另一块HEF4104BT 芯片的B3引脚通过电阻R46与第三IGBT芯片IGBT2的BOT信号输入端电相连，另一块HEF4104BT芯片的A3引脚与MAX PWM2-信号输出端电相连，另一块HEF4104BT芯片的A2引脚与MAX PWM2+信号输出端电相连，另一块 HEF4104BT芯片的B2引脚通过电阻R47与第三IGBT芯片IGBT2的TOP信号输入端电相连，另一块HEF4104BT芯片的B2引脚通过电阻R48与地电相连，另一块EF4104BT芯片的VSS引脚与地电相连。

本实用新型采用了LM231芯片、二极管、HEF4104BT芯片，这些元件或芯片便于集成化，方面购买和加工。

本实用新型相比于现有技术，具有以下有益效果：

(1)本实用新型在电源模块开机上电过程中，电源模块软件程序还没有正常工作，或者电源模块由于其他原因造成死机，则控制闭锁模块关断，电源模块与IGBT芯片之间无电信号流动，则防止了IGBT芯片因为电源模块的输出信号不受控、不稳定而误开通，从而避免了IGBT芯片受损；

(2)所述信号检测模块将电源模块的输出信号转化为平稳的信号并输出给门限逻辑模块；所述门限逻辑模块根据所述信号检测模块输出的信号幅值是否达到设定阈值的判断结果，输出不同的电平信号；所述闭锁模块根据门限逻辑模块输出的电平信号连通或关闭电源模块与IGBT芯片之间的电连接；从而有效可靠地从而避免了IGBT芯片受损；

(3)本实用新型采用了LM231芯片、二极管、HEF4104BT芯片，这些元件或芯片便于集成化，方面购买和加工。

附图说明

图1为本实用新型使用时的连接结构示意图；

图2为实施例3中信号检测模块、门限逻辑模块的连接结构示意图；

图3为实施例3中闭锁模块的连接结构示意图；

图4为实施例3中闭锁模块包括的另一个HEF4104BT芯片的连接结构示意图。

附图中标记及相应的零部件名称：1、信号检测模块，2、门限逻辑模块，3、闭锁模块。

具体实施方式

下面结合实施例及附图，对本实用新型作进一步的详细说明，但本实用新型的实施方式不限于此。

值得说明的是：本实用新型所述电源模块可选用DSP芯片、FPGA、ARM 等芯片，只要其符合需要上电过程输出信号不稳定或不受控的特征即可，本实用新型所描述的具体类型是为了更清晰地进行说明本实用新型的结构、工作原理等，不应成为本实用新型所要保护的范围的限制。本实用新型所述IGBT芯片可包含任何一种IGBT芯片。本实用新型是对硬件结构及其连接结构的创新，不包含对软件的创新。本实用新型所述的电相连既包括直接的电性连接，也包括通过中间元件电性连接。作为一种技术启示，不光是IGBT芯片，凡是具有因为驱动电平不稳定、不受控而可能导致误开通被损坏且符合本实用新型设计思想的芯片或电路均可以采用本实用新型。

实施例1

如图1至图4所示，一种IGBT芯片的驱动上电保护电路，其特征在于，包括依次电相连的信号检测模块1、门限逻辑模块2、闭锁模块3，所述信号检测模块1与电源模块电相连，所述闭锁模块3与电源模块的输出端、 IGBT芯片的驱动端分别电相连。

信号检测模块1检测电源模块的输出信号，并将输出信号给门限逻辑模块2，门限逻辑模块2可根据实际需要设置阈值，门限逻辑模块2根据信号检测模块1输出的信号是否达到设定的阈值而输出不同的电平控制闭锁模块3；若信号检测模块1的输出信号幅值大于等于门限逻辑模块2的阈值，控制闭锁模块3连通(由于存在电路中其他元件、静电、外部空气中电流等的干扰，所以需要设定信号达到一定幅值门限逻辑模块2才判定为信号检测模块1具有输出电压)；若信号检测模块1的输出信号幅值小于门限逻辑模块2的阈值，控制闭锁模块3关断。

在电源模块开机上电过程中，电源模块软件程序还没有正常工作，或者电源模块由于其他原因造成死机，则控制闭锁模块3关断，电源模块与 IGBT芯片之间无电信号流动，则防止了IGBT芯片因为电源模块的输出信号不受控、不稳定而误开通，从而避免了IGBT芯片受损。

作为一种优选的技术方案，所述信号检测模块1将电源模块的输出信号转化为平稳的信号并输出给门限逻辑模块2；

所述门限逻辑模块2根据所述信号检测模块1输出的信号幅值是否达到设定阈值的判断结果，输出不同的电平信号；

所述闭锁模块3根据门限逻辑模块2输出的电平信号连通或关闭电源模块与IGBT芯片之间的电连接。

作为优选，所述电源模块可采用DSP芯片、FPGA芯片或ARM芯片。

DSP芯片、FPGA芯片、ARM芯片均常被用来为驱动IGBT芯片，这样的设计有利于提高本实用新型的应用范围，从而覆盖常用的IGBT芯片驱动情形。

作为优选，所述信号检测模块1为频率-电压转换器。

频率-电压转换时，也就是在频率和电压之间存在一个线性函数关系，某个特定频率信号与一个特定电压信号对应。这使得转换的稳定性较好，同时也容易得到恒定电压值得输出信号。便于后续门限逻辑模块2的识别和处理。

作为优选，所述闭锁模块3为PWM闭锁模块。

PWM闭锁模块一直保持数字信号形式，无需进行数模转换，适多种电源模块，而且具有较强的噪声抵抗能力，从而使得上电保护的可靠性更强，避免外界干扰。

作为优选，所述信号检测模块1、门限逻辑模块2、闭锁模块3均为正逻辑模块。

由于正逻辑模块的相关元器件的普及，正逻辑模块便于电路元器件的匹配，而且便于设置。

实施例2

如图1至图4所示，作为实施例1的进一步优化，本实施例包含了实施例1的全部技术特征，除此之外，本实施例还包括以下技术特征：

作为一种优选的技术方案，所述信号检测模块1包括LM231芯片，LM231 芯片的TH引脚与电源模块电相连，LM231芯片的CUout引脚与门限逻辑模块2的输入端电相连。

LM231芯片将电源模块的输出信号转化为平稳的信号并输出给门限逻辑模块2。

作为一种优选的技术方案，所述信号检测模块1还包括电阻R50、电阻 R51、电阻R52、电阻R53、电阻R54、电阻R56、电容C68、电容C69、电容C70、第一电源，LM231芯片的TH引脚通过电容C68与电源模块的MAX PWM Lock信号输出端电相连，LM231芯片的VCC引脚与第一电源电相连，第一电源通过电阻R50与LM231芯片的TH引脚电相连，第一电源通过电阻R51、电容C70组成的串联电路与地电相连，第一电源通过电阻R52、电阻R56组成的串联电路与地电相连，LM231芯片的IN引脚与电阻R52、电阻R56之间的节点电相连，LM231芯片的RC引脚与电阻R51、电容C70之间的节点电相连，LM231芯片的CUout引脚与门限逻辑模块2的输入端电相连，LM231 芯片的CUout引脚通过电容C69、电阻R54组成的并联电路与地电相连，LM231芯片的RE引脚通过电阻R53与地电相连，LM231芯片的FRout引脚、 GND引脚分别与地电相连。

作为一种优选的技术方案，所述门限逻辑模块2包括电相连的二极管 D8、MC74HVC1GT04DTT1芯片，二极管D8与信号检测模块1的输出端相连， MC74HVC1GT04DTT1芯片与闭锁模块3的控制端电相连。

二极管D8、MC74HVC1GT04DTT1芯片组合，根据所述信号检测模块1输出的信号幅值是否达到设定阈值的判断结果，输出不同的电平信号；其中，二极管D8单向通过信号检测模块1输出的信号，MC74HVC1GT04DTT1芯片判断通过二极管D8后的信号幅值是否达到设定阈值，输出不同的电平信号。

作为一种优选的技术方案，所述门限逻辑模块2还包括电阻R49、电阻 R55、场效应管、二极管Q1、第二电源，二极管D8的正极与LM231芯片的CUout引脚电相连，二极管D8的负极通过电阻R55与地电相连，二极管D8 的负极与场效应管的栅极电相连，场效应管的源极与地电相连，二极管Q1 的正极与场效应管的源极电相连，二极管Q1的负极与场效应管的漏极电相连，场效应管的漏极通过电阻R49与第二电源电相连，MC74HVC1GT04DTT1 芯片的输入引脚与场效应管的漏极、电阻R49之间的节点电相连， C74HVC1GT04DTT1芯片的电源正引脚与第二电源电相连，C74HVC1GT04DTT1 芯片的电源地引脚与地电相连，C74HVC1GT04DTT1芯片的输出引脚与闭锁模块3的控制端电相连。

作为一种优选的技术方案，所述闭锁模块3包括HEF4104BT芯片，所述HEF4104BT芯片的控制端与门限逻辑模块2的输出端电相连，所述 HEF4104BT芯片的输入端与电源模块的输出端电相连，所述HEF4104BT芯片的输出端与IGBT芯片的驱动端电相连。

HEF4104BT芯片根据门限逻辑模块2输出的电平信号连通或关闭电源模块与IGBT芯片之间的电连接。

作为一种优选的技术方案，所述闭锁模块3还包括电阻R32、电阻R34、电阻R36、电阻R38、电容C62、第三电源，IGBT芯片数量为三片，分别为第一IGBT芯片IGBT0、第二IGBT芯片IGBT1、第三IGBT芯片IGBT2，所述 HEF4104BT芯片的OE引脚与C74HVC1GT04DTT1芯片的输出引脚电相连， HEF4104BT芯片的VDDA引脚与第三电源电相连，HEF4104BT芯片的VDDA引脚通过电容C62与地电相连，HEF4104BT芯片的B3引脚通过电阻R32与地电相连，HEF4104BT芯片的B3引脚通过电阻R34与第二IGBT芯片IGBT1的 BOT信号输入端电相连，HEF4104BT芯片的A3引脚与电源模块的MAX PWM1- 信号输出端电相连，HEF4104BT芯片的A2引脚与电源模块的MAX PWM1+信号输出端电相连，HEF4104BT芯片的B2引脚通过电阻R36与第二IGBT芯片IGBT1的TOP信号输入端电相连，HEF4104BT芯片的B2引脚通过电阻R38 与地电相连，HEF4104BT芯片的VSS引脚与地电相连。

作为一种优选的技术方案，所述闭锁模块3还包括电感L13、电阻R31、电阻R33、电阻R35、电阻R37、电容C63、第四电源、第五电源，HEF4104BT 芯片的VDDB引脚通过电感L13与第四电源电相连，HEF4104BT芯片的VDDB 引脚通过电容C63与第五电源电相连，HEF4104BT芯片的B0引脚通过电阻 R31与地电相连，HEF4104BT芯片的B0引脚通过电阻R33与第一IGBT芯片 IGBT0的TOP信号输入端电相连，HEF4104BT芯片的A0引脚与电源模块的 MAX PWM0+信号输出端电相连，HEF4104BT芯片的A1引脚与电源模块的MAX PWM0-信号输出端电相连，HEF4104BT芯片的B1引脚通过电阻R35与第一 IGBT芯片IGBT0的BOT信号输入端电相连，HEF4104BT芯片的B1引脚通过电阻R37与地电相连。

作为一种优选的技术方案，所述闭锁模块3还包括电阻R45、电阻R46、电阻R47、电阻R48、电容C64、电容C65、电感L14、另一块HEF4104BT芯片、第六电源、第七电源，另一块HEF4104BT芯片的OE引脚与 C74HVC1GT04DTT1芯片的输出引脚电相连，另一块HEF4104BT芯片的VDDA 引脚与第六电源电相连，另一块HEF4104BT芯片的VDDA引脚通过电容C64 与地电相连，另一块HEF4104BT芯片的VDDB引脚通过电感L14与第七电源电相连，另一块HEF4104BT芯片的VDDB引脚通过电容C65与地电相连，另一块HEF4104BT芯片的B3引脚通过电阻R45与地电相连，另一块HEF4104BT 芯片的B3引脚通过电阻R46与第三IGBT芯片IGBT2的BOT信号输入端电相连，另一块HEF4104BT芯片的A3引脚与MAX PWM2-信号输出端电相连，另一块HEF4104BT芯片的A2引脚与MAX PWM2+信号输出端电相连，另一块 HEF4104BT芯片的B2引脚通过电阻R47与第三IGBT芯片IGBT2的TOP信号输入端电相连，另一块HEF4104BT芯片的B2引脚通过电阻R48与地电相连，另一块EF4104BT芯片的VSS引脚与地电相连。

本实用新型采用了美国国家半导体公司的LM231芯片、二极管、NXP公司的HEF4104BT芯片，这些元件或芯片便于集成化，方面购买和加工。

本实施例中，CUout引脚为电压输出引脚。

实施例3

如图1至图4所示，在实施例1、实施例2的基础上，本实施例提供一种更为具体的实施方式。

具体如图2、图3、图4所示，驱动上电保护模块包括FPGA芯片的信号检测模块1、门限逻辑模块2及PWM闭锁模块3，闭锁模块3为PWM闭锁模块信号检测模块1检测FPGA芯片是否正常工作；门限逻辑模块2准确判别FPGA芯片是否有正常输出信号，增加信号检测的可靠性及抗干扰能力； PWM闭锁模块根据FPGA芯片正常状态，关闭或开通驱动IGBT的PWM信号。其中电阻、电容、电源、电感等阻值或型号如图2、图3、图4所示。

FPGA芯片型号为：10M02SCE144I7N；IGBT模块驱动型号为： 2FSD0115+B12；

信号检测模块1中的U8芯片的引脚分别为：1脚为转换电压输出引脚， 2脚为放电引脚，3脚为频率输出引脚，4脚为接地引脚，5脚为RC振荡引脚，6脚为频率信号输入引脚，7脚为输入信号门限引脚，8脚为电源供电引脚；

闭锁模块3中U5芯片或U6芯片的引脚分别为：1脚为第二电源供电引脚，2脚为第一路反相输出引脚，3脚为第一路正相输出引脚，4脚为第一路输入引脚，5脚为第二路输入引脚，6脚为第二路正相输出引脚，7脚为第二路反相输出引脚，第8脚为电源共地引脚，第9脚为第三路反相输出引脚，第10脚为第三路正相输出引脚，第11脚为第三路输入引脚，第12脚为第四路输入引脚，第13脚为第四路正相输出引脚，第14脚为第四路反相输出引脚，第15脚为使能控制引脚，第16脚为第一电源供电引脚。

FPGA芯片上电启动完成后，将输出一个高频时钟信号MAX_PWM_Lock，作为FPGA芯片是否正常工作的标志信号，该信号由后面的检测模块检测，输出一个直流电平，经二极管D8等组成的门限逻辑模块2输出PWM-OE1高电平信号，控制U5芯片、U6芯片等组成的PWM闭锁模块3输出PWM驱动信号正常驱动IGBT；如果FPGA芯片未正常工作，将无MAX_PWM_Lock信号，PWM-OE1电平信号为低，将控制U5芯片、U6芯片等组成的PWM闭锁模块3 关闭PWM驱动信号，从而关断IGBT。

本技术方案防止了IGBT芯片因为电源模块的输出信号不受控、不稳定而误开通，从而避免了IGBT芯片受损。

如上所述，可较好的实现本实用新型。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，依据本实用新型的技术实质，在本实用新型的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本实用新型技术方案的保护范围之内。

Claims (10)

1.一种IGBT芯片的驱动上电保护电路，其特征在于，包括依次电相连的信号检测模块(1)、门限逻辑模块(2)、闭锁模块(3)，所述信号检测模块(1)与电源模块电相连，所述闭锁模块(3)与电源模块的输出端、IGBT芯片的驱动端分别电相连。

2.根据权利要求1所述的一种IGBT芯片的驱动上电保护电路，其特征在于，

所述信号检测模块(1)将电源模块的输出信号转化为平稳的信号并输出给门限逻辑模块(2)；

所述门限逻辑模块(2)根据所述信号检测模块(1)输出的信号幅值是否达到设定阈值的判断结果，输出不同的电平信号；

所述闭锁模块(3)根据门限逻辑模块(2)输出的电平信号连通或关闭电源模块与IGBT芯片之间的电连接。

3.根据权利要求1或2所述一种IGBT芯片的驱动上电保护电路，其特征在于，所述信号检测模块(1)包括LM231芯片，LM231芯片的TH引脚与电源模块电相连，LM231芯片的CUout引脚与门限逻辑模块(2)的输入端电相连。

4.根据权利要求3所述一种IGBT芯片的驱动上电保护电路，其特征在于，所述信号检测模块(1)还包括电阻R50、电阻R51、电阻R52、电阻R53、电阻R54、电阻R56、电容C68、电容C69、电容C70、第一电源，LM231芯片的TH引脚通过电容C68与电源模块的MAX PWM Lock信号输出端电相连，LM231芯片的VCC引脚与第一电源电相连，第一电源通过电阻R50与LM231芯片的TH引脚电相连，第一电源通过电阻R51、电容C70组成的串联电路与地电相连，第一电源通过电阻R52、电阻R56组成的串联电路与地电相连，LM231芯片的IN引脚与电阻R52、电阻R56之间的节点电相连，LM231芯片的RC引脚与电阻R51、电容C70之间的节点电相连，LM231芯片的CUout引脚与门限逻辑模块(2)的输入端电相连，LM231芯片的CUout引脚通过电容C69、电阻R54组成的并联电路与地电相连，LM231芯片的RE引脚通过电阻R53与地电相连，LM231芯片的FRout引脚、GND引脚分别与地电相连。

5.根据权利要求4所述的一种IGBT芯片的驱动上电保护电路，其特征在于，所述门限逻辑模块(2)包括电相连的二极管D8、MC74HVC1GT04DTT1芯片，二极管D8与信号检测模块(1)的输出端相连，MC74HVC1GT04DTT1芯片与闭锁模块(3)的控制端电相连。

6.根据权利要求5所述的一种IGBT芯片的驱动上电保护电路，其特征在于，所述门限逻辑模块(2)还包括电阻R49、电阻R55、场效应管、二极管Q1、第二电源，二极管D8的正极与LM231芯片的CUout引脚电相连，二极管D8的负极通过电阻R55与地电相连，二极管D8的负极与场效应管的栅极电相连，场效应管的源极与地电相连，二极管Q1的正极与场效应管的源极电相连，二极管Q1的负极与场效应管的漏极电相连，场效应管的漏极通过电阻R49与第二电源电相连，MC74HVC1GT04DTT1芯片的输入引脚与场效应管的漏极、电阻R49之间的节点电相连，C74HVC1GT04DTT1芯片的电源正引脚与第二电源电相连，C74HVC1GT04DTT1芯片的电源地引脚与地电相连，C74HVC1GT04DTT1芯片的输出引脚与闭锁模块(3)的控制端电相连。

7.根据权利要求6所述的一种IGBT芯片的驱动上电保护电路，其特征在于，所述闭锁模块(3)包括HEF4104BT芯片，所述HEF4104BT芯片的控制端与门限逻辑模块(2)的输出端电相连，所述HEF4104BT芯片的输入端与电源模块的输出端电相连，所述HEF4104BT芯片的输出端与IGBT芯片的驱动端电相连。

8.根据权利要求7所述的一种IGBT芯片的驱动上电保护电路，其特征在于，所述闭锁模块(3)还包括电阻R32、电阻R34、电阻R36、电阻R38、电容C62、第三电源，IGBT芯片数量为三片，分别为第一IGBT芯片IGBT0、第二IGBT芯片IGBT1、第三IGBT芯片IGBT2，所述HEF4104BT芯片的OE引脚与C74HVC1GT04DTT1芯片的输出引脚电相连，HEF4104BT芯片的VDDA引脚与第三电源电相连，HEF4104BT芯片的VDDA引脚通过电容C62与地电相连，HEF4104BT芯片的B3引脚通过电阻R32与地电相连，HEF4104BT芯片的B3引脚通过电阻R34与第二IGBT芯片IGBT1的BOT信号输入端电相连，HEF4104BT芯片的A3引脚与电源模块的MAX PWM1-信号输出端电相连，HEF4104BT芯片的A2引脚与电源模块的MAX PWM1+信号输出端电相连，HEF4104BT芯片的B2引脚通过电阻R36与第二IGBT芯片IGBT1的TOP信号输入端电相连，HEF4104BT芯片的B2引脚通过电阻R38与地电相连，HEF4104BT芯片的VSS引脚与地电相连。

9.根据权利要求8所述的一种IGBT芯片的驱动上电保护电路，其特征在于，所述闭锁模块(3)还包括电感L13、电阻R31、电阻R33、电阻R35、电阻R37、电容C63、第四电源、第五电源，HEF4104BT芯片的VDDB引脚通过电感L13与第四电源电相连，HEF4104BT芯片的VDDB引脚通过电容C63与第五电源电相连，HEF4104BT芯片的B0引脚通过电阻R31与地电相连，HEF4104BT芯片的B0引脚通过电阻R33与第一IGBT芯片IGBT0的TOP信号输入端电相连，HEF4104BT芯片的A0引脚与电源模块的MAX PWM0+信号输出端电相连，HEF4104BT芯片的A1引脚与电源模块的MAX PWM0-信号输出端电相连，HEF4104BT芯片的B1引脚通过电阻R35与第一IGBT芯片IGBT0的BOT信号输入端电相连，HEF4104BT芯片的B1引脚通过电阻R37与地电相连。

10.根据权利要求9所述的一种IGBT芯片的驱动上电保护电路，其特征在于，所述闭锁模块(3)还包括电阻R45、电阻R46、电阻R47、电阻R48、电容C64、电容C65、电感L14、另一块HEF4104BT芯片、第六电源、第七电源，另一块HEF4104BT芯片的OE引脚与C74HVC1GT04DTT1芯片的输出引脚电相连，另一块HEF4104BT芯片的VDDA引脚与第六电源电相连，另一块HEF4104BT芯片的VDDA引脚通过电容C64与地电相连，另一块HEF4104BT芯片的VDDB引脚通过电感L14与第七电源电相连，另一块HEF4104BT芯片的VDDB引脚通过电容C65与地电相连，另一块HEF4104BT芯片的B3引脚通过电阻R45与地电相连，另一块HEF4104BT芯片的B3引脚通过电阻R46与第三IGBT芯片IGBT2的BOT信号输入端电相连，另一块HEF4104BT芯片的A3引脚与MAX PWM2-信号输出端电相连，另一块HEF4104BT芯片的A2引脚与MAX PWM2+信号输出端电相连，另一块HEF4104BT芯片的B2引脚通过电阻R47与第三IGBT芯片IGBT2的TOP信号输入端电相连，另一块HEF4104BT芯片的B2引脚通过电阻R48与地电相连，另一块EF4104BT芯片的VSS引脚与地电相连。

Images