CN214544261U - 用于usi-t信号波形配置电路 - Google Patents
用于usi-t信号波形配置电路 Download PDFInfo
- Publication number
- CN214544261U CN214544261U CN202120738161.6U CN202120738161U CN214544261U CN 214544261 U CN214544261 U CN 214544261U CN 202120738161 U CN202120738161 U CN 202120738161U CN 214544261 U CN214544261 U CN 214544261U
- Authority
- CN
- China
- Prior art keywords
- module
- opa
- fpga
- usi
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种用于USI‑T信号波形配置电路，包括FPGA、正负压模块、运放比较器，所述运放比较器包括运放OPA模块，所述FPGA的输出端连接电阻R415，所述电阻R415连接OPA模块的IN+端，所述OPA模块的IN‑端连接电阻R412和R414，所述R412和R414连接SYS，所述OPA模块的OUT端连接R416、R418和电容C161，并通过R416输出信号CLK_OUT。本实用新型用于USI‑T信号波形配置电路通过选用高输入输出范围、高压摆率、轨对轨运算放大器，结合运放特性与目标信号特性，输入运放正负极供电采用可配电源，输入信号源使用FPGA输出配置IO。
Description
技术领域
本实用新型涉及高速信号波形输出电路领域，具体涉及一种用于USI-T信号波形配置电路。
背景技术
目前在电子类产品点灯USI-T机种时，点灯信号需要多路CLK信号，该信号波形峰峰值较高，对信号频率要求高，频率需在1MHz以上。传统方案中一般采用DA+运放放大+三极管对管放大的方案。
但是，该方案静/动态功耗大，频率不能满足1MHz要求，虽然在功率上有优势，不过该模式DA配置元器件体积较大、成本高。同时厂商一般针对该信号会有专用IC，专用IC没有购买渠道，开发难度大，周期长。
实用新型内容
本实用新型的目的在于提供一种用于USI-T信号波形配置电路，用以解决现有技术中的DA+运放放大+三极管对管放大的方案功耗大、频率低及成本高的问题。
本实用新型提供了一种用于USI-T信号波形配置电路，包括FPGA、正负压模块、运放比较器，所述运放比较器连接FPGA和正负压模块；
所述运放比较器包括运放OPA模块，所述FPGA的输出端连接电阻R415，所述电阻R415连接OPA模块的IN+端，所述FPGA输出FPGA_CLK方波至OPA模块，所述OPA模块的IN-端连接电阻R412和R414，所述R412和R414连接SYS，所述OPA模块的OUT端连接R416、R418和电容C161，并通过R416输出信号CLK_OUT；
所述正负压模块包括BUCK+和BUCK-,所述BUCK+和BUCK-均连接运放比较器。
进一步的，所述OPA模块的V+端连接R410和电容C158、C159，所述R410连接BUCK+的输出端，电容C158和C159接地。
进一步的，所述OPA模块的V-端连接R417和C160，所述R417连接BUCK-，所述C160接地。
进一步的，所述OPA模块连接R413，电阻R413接地。
进一步的，所述OPA模块连接R411，电阻R411连接SYS。
进一步的，所述运放比较器还包括C162，C162一端接地，另一端连接IN+。
采用上述本实用新型技术方案的有益效果是：
本实用新型用于USI-T信号波形配置电路通过选用高输入输出范围、高压摆率、轨对轨运算放大器，结合运放特性与目标信号特性，输入运放正负极供电采用可配电源，输入信号源使用FPGA输出配置IO；
输出波形正负压可配，最大电压可达±50V，波形峰值在±5～±50内可配；
信号速率占空比可配，0-50MHz内波形无失真；
静态功耗低，未工作时候工作电流在mA以下；
同时每路只需要一个FPGA的IO，电源的DA配置也只要一组IC。
附图说明
图1为本实用新型用于USI-T信号波形配置电路结构示意图；
图2为本实用新型用于USI-T信号波形配置电路具体连接图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。
如图1所示，本实用新型一种用于USI-T信号波形配置电路，包括FPGA、正负压模块、运放比较器，所述运放比较器连接FPGA和正负压模块；
如图2所示，所述运放比较器包括运放OPA模块，OPA模块为高速运放，所述FPGA的输出端连接电阻R415，所述电阻R415连接OPA模块的IN+端，所述FPGA输出FPGA_CLK方波至OPA模块，所述OPA模块的IN-端连接电阻R412和R414，所述R412和R414连接SYS，SYS为LDO供电使能电压，所述OPA模块的OUT端连接R416、R418和电容C161，并通过R416输出信号CLK_OUT；
所述正负压模块包括BUCK+和BUCK-,所述BUCK+和BUCK-均连接运放比较器。
所述OPA模块的V+端连接R410和电容C158、C159，所述R410连接BUCK+的输出端，电容C158和C159接地。
所述OPA模块的V-端连接R417和C160，所述R417连接BUCK-，所述C160接地。
所述OPA模块连接R413，电阻R413接地，所述OPA模块连接R411，电阻R411连接SYS。
所述运放比较器还包括C162，C162一端接地，另一端连接IN+。
本实施例用于USI-T信号波形配置电路的工作原理为：FPGA输出对应bank电压的方波，运放OPA模块同相端为输入波形，反相端通过R412与R414配置固定电压值。当FPGA输入为高时，IN+电压比IN-高，此时OPA模块OUT端输出电平为高电平最大值：即正压供电电压值；当FPGA输入为低时，IN+电压比IN-低，此时OPA模块OUT端输出电平为高低平最大值：即负压供电电压。调节FPGA输入占空比，即可得到范围内任意配置波形。同一屏幕其上下峰值相同，只需要一组正负压与所需路数的比较器，就有多路CLK可用。
综上，本实用新型用于USI-T信号波形配置电路通过选用高输入输出范围、高压摆率、轨对轨运算放大器，结合运放特性与目标信号特性，输入运放正负极供电采用可配电源，输入信号源使用FPGA输出配置IO；输出波形正负压可配，最大电压可达±50V，波形峰值在±5～±50内可配；信号速率占空比可配，0-50MHz内波形无失真；静态功耗低，未工作时候工作电流在mA以下；同时每路只需要一个FPGA的IO，电源的DA配置也只要一组IC。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (6)
1.一种用于USI-T信号波形配置电路，其特征在于，包括FPGA、正负压模块、运放比较器，所述运放比较器连接FPGA和正负压模块；
所述运放比较器包括运放OPA模块，所述FPGA的输出端连接电阻R415，所述电阻R415连接OPA模块的IN+端，所述FPGA输出FPGA_CLK方波至OPA模块，所述OPA模块的IN-端连接电阻R412和R414，所述R412和R414连接SYS，所述OPA模块的OUT端连接R416、R418和电容C161，并通过R416输出信号CLK_OUT；
所述正负压模块包括BUCK+和BUCK-,所述BUCK+和BUCK-均连接运放比较器。
2.根据权利要求1所述的用于USI-T信号波形配置电路，其特征在于，所述OPA模块的V+端连接R410和电容C158、C159，所述R410连接BUCK+的输出端，电容C158和C159接地。
3.根据权利要求1所述的用于USI-T信号波形配置电路，其特征在于，所述OPA模块的V-端连接R417和C160，所述R417连接BUCK-，所述C160接地。
4.根据权利要求1所述的用于USI-T信号波形配置电路，其特征在于，所述OPA模块连接R413，电阻R413接地。
5.根据权利要求1所述的用于USI-T信号波形配置电路，其特征在于，所述OPA模块连接R411，电阻R411连接SYS。
6.根据权利要求1所述的用于USI-T信号波形配置电路，其特征在于，所述运放比较器还包括C162，C162一端接地，另一端连接IN+。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120738161.6U CN214544261U (zh) | 2021-04-12 | 2021-04-12 | 用于usi-t信号波形配置电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120738161.6U CN214544261U (zh) | 2021-04-12 | 2021-04-12 | 用于usi-t信号波形配置电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214544261U true CN214544261U (zh) | 2021-10-29 |
Family
ID=78272977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120738161.6U Active CN214544261U (zh) | 2021-04-12 | 2021-04-12 | 用于usi-t信号波形配置电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214544261U (zh) |
-
2021
- 2021-04-12 CN CN202120738161.6U patent/CN214544261U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106900109B (zh) | 一种恒功率正弦线性led驱动电路及led驱动装置 | |
| CN102075146B (zh) | G类音频放大系统及方法 | |
| CN102281002B (zh) | 谐振式电力转换电路 | |
| CN105244864A (zh) | 防反灌保护电路 | |
| CN204314348U (zh) | 一种高压恒流电子负载电路 | |
| US20110043188A1 (en) | Voltage margin test device | |
| CN214544261U (zh) | 用于usi-t信号波形配置电路 | |
| CN103346739A (zh) | G类音频放大系统及方法 | |
| CN111338879B (zh) | 一种服务器电源短路的模拟装置及方法 | |
| CN117335761A (zh) | 基于fid信号采集的对数放大电路及分析检测仪 | |
| CN102111125A (zh) | 具有电流输出型放大单元的信号发生器 | |
| CN207866967U (zh) | 电弧故障波形发生装置 | |
| CN216927045U (zh) | 检测电路及极性判别装置 | |
| CN207490898U (zh) | 双电源运放的逻辑电平转换装置和放大电路 | |
| US9071200B2 (en) | Power module for envelope tracking | |
| CN207440254U (zh) | 电池电量检测装置和灯具 | |
| CN108319317A (zh) | 一种比较装置以及包括该比较装置的线性稳压装置 | |
| CN211744347U (zh) | 一种兼容apt和et模式的5g射频前端电源切换芯片 | |
| CN101132156B (zh) | 用于光纤应力调节的压电陶瓷驱动电路 | |
| CN204288035U (zh) | 一种可调电源输出端假负载控制电路 | |
| US11036313B2 (en) | Stylus, circuit system, control circuit and method thereof for power saving | |
| CN211959171U (zh) | 可输出更大电流的自动增益控制放大电路 | |
| CN217607703U (zh) | 一种电压调整电路及包含其的输出电源 | |
| CN201440168U (zh) | 一种电子负载机 | |
| CN1114263C (zh) | 测量开关电路中的电流的方法，测量电流的电路及该方法和电路的使用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |