CN214256300U - 通用软件无线电平台 - Google Patents

Abstract

本实用新型公开了一种通用软件无线电平台，包括依次连接的射频处理单元，用于进行上下变频、滤波、放大和自动增益；基带处理单元，用于基带数据的调制、解调和参数控制；VPX接口单元，具有以太网、串口、GPIO接口和SRIO接口，用于传输外部设备和所述基带处理单元的数据。本实用新型使用AD9371射频收发器实现宽频输入，可覆盖频谱范围300MHz～2000MHz，模拟带宽100/250MHz；使用Zynq7100芯片实现各波形动态加载，多种波形的调制解调功能均能在该平台实现，完成与各体制波形的通信平台互联互通。

Description

通用软件无线电平台

技术领域

本实用新型涉及通信技术领域，具体涉及一种通用软件无线电平台。

背景技术

随着部队体制改革，各部队协同作战的军事需求越来越多，而无线电通信技术作为部队敌情侦查、作战指挥和情报传输的重要手段，更加需要互联互通和体制兼容。在现役常用的无线电通信平台种类繁多，各通信设备体制各异，造成互联互通差，各种通信终端、武器平台和信息终端之间的收发信机之间无法直接进行通信，无法实现各个终端传输单元效能最大化，因此传统的无线电通信平台已经无法满足现代化战场的需求。

造成各种通信信机无法互联互通的原因主要有以下几个方面：

(1)波形各异

各个厂家采用的基带波形不同，有AM、FM、DSSS、QPSK和OFDM等不同的调制方式，这就造成了基带数据互不相同，无法互相解调，相当于对数据进行了加密，而且由于采样率的不同，不同的平台只适用于相对应的基带算法。

(2)射频带宽限制

对于一般的收发信机，由于设计之初，所支持的频段已经预先分配，因此在设备研制的时候，射频带宽较窄，这样就造成了不同种类之间的收发信机的射频前端由于支持频段不同，无法直接进行收发，造成射频资源的浪费。

(3)硬件接口差异

由于不同厂家设备的需求不同，导致设计的收发信机平台在硬件结构和接口上只适用于当前的设备，没有形成统一的标准，若有新的需求，无法直接使用，需要重新设计结构和硬件接口，造成硬件资源的浪费，也不适合大规模推广。

发明内容

为了解决现有技术中存在的问题，本实用新型的目的在于打破各无线电通信平台信息互联互通的瓶颈，提供一种基于VPX架构的软件无线电平台，利用开放性、标准化和模块化的软件无线电设计思想，实现多频段、多模式体制波形运行于同一平台的功能。

本实用新型通用软件无线电平台，包括依次连接的射频处理单元，用于进行上下变频、滤波、放大和自动增益；基带处理单元，用于基带数据的调制、解调和参数控制；VPX接口单元，具有以太网、串口、GPIO接口和SRIO接口，用于传输外部设备和所述基带处理单元的数据。

进一步的，所述射频处理单元为宽频输入电路，包括射频收发器和收发开关，所述射频收发器和所述收发开关之间有接收通道和发送通道，所述接收通道和所述发送通道通过所述收发开关实现分时复用。

更进一步的，所述接收通道包括滤波器和多级低噪放。所述发送通道通过开关分为高频通路和低频通路。

进一步的，还包括采样率动态配置单元，为所述基带处理单元和所述射频收发器提供原始时钟。

更进一步的，所述采样率动态配置单元包括源时钟晶振、鉴相器、温补晶振和可配置晶振，所述温补晶振输出的基准时钟进入所述可配置晶振进行变频，同时输出基带波形需要的采样时钟供给所述射频收发器进行AD/DA采样。

进一步的，所述基带处理单元包括FPGA芯片和与其连接的存储器。

更进一步的，所述存储器包括DDR、FLASH和EMMC。

进一步的，该通用软件无线电平台还包括天线，与所述射频处理单元相连，通过所述收发开关的控制进行发送和接收状态转换，为半双工通信模式。

上述技术方案中所述的射频收发器优选的采用AD9371，FPGA芯片采用Zynq7100。

本实用新型使用AD9371射频收发器实现宽频输入，可覆盖频谱范围300MHz～2000MHz，模拟带宽100/250MHz；使用Zynq7100芯片实现各波形动态加载，多种波形的调制解调功能均能在该平台实现，完成与各体制波形的通信平台互联互通。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例通用软件无线电平台结构框图；

图2为通用软件无线电平台中宽频输入电路连接图；

图3为通用软件无线电平台中采样率动态配置单元电路连接图；

图4为通用软件无线电平台中硬件重构化电路框图；

图5为通用软件无线电平台中VPX接口单元示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

如图1所示，本实施例通用软件无线电平台，包括依次连接的射频处理单元、基带处理单元和VPX接口单元，其中射频处理单元用于进行上下变频、滤波、放大和自动增益；基带处理单元用于基带数据的调制、解调和参数控制；VPX接口单元，具有以太网、串口、GPIO接口和SRIO接口，用于传输外部设备和基带处理单元的数据。

具体的，射频处理单元为宽频输入电路，包括射频收发器和收发开关，所述射频收发器和收发开关之间有接收通道和发送通道，如图2所示，接收通道和发送通道通过收发开关实现分时复用。射频收发器采用高集成度的AD9371，AD9371是ADI公司推出的零中频的集成IC解决方案，支持双发双收，其实现了频谱范围300MHz～6GHz，模拟带宽100/250MHz的宽带软件无线电系统，支持TDD/FDD(Time-division Duplex/Frequency-division Duplex，时分双工/频分双工)工作模式，具备标准的高速JESD204B接口，接口最高支持6144Mbps的通道速率，图2中SW2为收发开关。

所述发送通道通过开关分为高频通路和低频通路。射频处理单元一端连接多频段天线，接收无线信号，并通过收发开关选通收发通道。其中接收通道包括滤波器和多级低噪放，使用多级低噪放，接收增益可达到70dB以上，滤波器设置在AD9371接收端口，滤除带外干扰。对于发送方向，为了保证高低频的发射功率和ACPR指标能够满足要求，采用分时复用的方法，通过开关SW1将高低频分为两路输出，再经过收发开关SW2与接收方向分时复用。AD9371的IQ数据通过JESD204B高速总线与基带处理单元Zynq7100进行通信，并且Zynq7100通过SPI总线对AD9371寄存器进行配置。

需要说明的是，AD9371和Zynq7100均为芯片型号，为说明方便，本实施例中使用该型号举例，实际并不限于此，其他可以具有相似结构和能实现同样功能的同系列芯片和其他生产商提供的类似芯片也在本发明保护范围之内。

不同体制的波形具备不一样的采样率，而采样率的动态生成功能完全依赖于晶振电路的可重配结构。作为本实施例较佳的实施方式，通用软件无线电平台还包括采样率动态配置单元，为基带处理单元和射频收发器提供原始时钟，时钟可通过寄存器配置的方式动态修改输出的时钟，满足不同采样率的需求。

具体的，采样率动态配置单元包括源时钟晶振、鉴相器、温补晶振和可配置晶振，如图3所示，基带处理单元Zynq7100通过API总线对鉴相器ADF4002进行初始化配置，ADF4002接收源时钟晶振输出的时钟，作为参考时钟与基准时钟进行比较，然后将差值转化为电压控制温补晶振M3006S172输出基准时钟，温补晶振M3006S172输出的基准时钟进入可配置晶振LMX2581进行变频，同时输出基带波形需要的采样时钟供给射频收发器AD9371进行AD/DA采样。

同样，上述芯片型号仅为说明方便使用，实际不限于以上型号。

进一步，基带处理单元包括FPGA芯片和与其连接的存储器。如前所述，本实施例中基带处理单元采用的FPGA芯片是Xilinx公司研制的SoC架构FPGA芯片Zynq7100，具备ARMcortex A9双核处理器，融合了FPGA的并行性和ARM处理器的灵活性，运行Linux实时操作系统实现进程调度，完成各体制波形的调制解调和加载功能。

如图4所示，本实施例的基带处理单元包括FPGA芯片Zynq7100和与其连接的存储器。具体的，所述存储器包括DDR、FLASH和EMMC。Zynq7100由PS(ARM)和PL(FPGA)组成，基带波形主要运行在PL中，PS完成协议转换和波形加载，PL端挂载一片DDR用于临时存储基带波形处理的数据，PS通过PCAP接口完成动态加载基带波形的功能，并且通过AXI总线完成基带数据的收发，PS端挂载了一片FLASH，用于存储基带波形参数，同时挂载了一片DDR，用来缓存DMA收发数据，增大数据处理带宽。另外还挂载一片EMMC存储器，用于存储不同的基带波形。

图4所示为VPX接口图。具体的，包含1个8列7行的RT2连接器和2个16列7行RT2连接器P1、P2，其中P0为公用连接器，提供维护管理总线、时钟总线、测试总线和电源等信号，P1提供了32对差分对信号和8个单端信号，包含千兆以太网、SRIO高速总线、GPIO、PULSE、串口等信号，P2预留，用于接口扩展。

本实施例的通用软件无线电平台采用了标准的VPX总线开放式架构，根据VITA65协议，定义了平台的兼容框架，适应不用厂家的VPX插槽，可兼容满足VITA65协议的插槽，提升了模块重复利用率，满足了软件无线电所要求的一块硬件适应多种基带波形的要求。基于以太网和SRIO交换业务数据，采用千兆以太网串行协议和SRIO高速串行协议作为平台与系统的交互总线，实现软件无线电平台与其它控制单元数据互联互通。

本实施例是基于VPX的覆盖300MHz～2000MHz的通用软件无线电平台。该平台采用了Zynq7100+AD9371+VPX架构的解决方案，Zynq7100内置双核ARM Cortex-A9和可编程逻辑(等效于K7系列FPGA)的SOC解决方案，AD9371是ADI公司推出的零中频的集成IC解决方案，支持双发双收，VPX接口的输入输出是一个标准接口，符合《VITA 62规范》，可与其它满足该规范的平台无缝对接，平台能够完成无线通信、认知无线电、频谱探测与分析和无线信号处理等功能。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种通用软件无线电平台，其特征在于，包括依次连接的

射频处理单元，用于进行上下变频、滤波、放大和自动增益；

基带处理单元，用于基带数据的调制、解调和参数控制；

VPX接口单元，具有以太网、串口、GPIO接口和SRIO接口，用于传输外部设备和所述基带处理单元的数据。

2.根据权利要求1所述的通用软件无线电平台，其特征在于，所述射频处理单元为宽频输入电路，包括射频收发器和收发开关，所述射频收发器和所述收发开关之间有接收通道和发送通道，所述接收通道和所述发送通道通过所述收发开关实现分时复用。

3.根据权利要求2所述的通用软件无线电平台，其特征在于，所述接收通道包括滤波器和多级低噪放。

4.根据权利要求3所述的通用软件无线电平台，其特征在于，所述发送通道通过开关分为高频通路和低频通路。

5.根据权利要求2所述的通用软件无线电平台，其特征在于，还包括采样率动态配置单元，为所述基带处理单元和所述射频收发器提供原始时钟。

6.根据权利要求5所述的通用软件无线电平台，其特征在于，所述采样率动态配置单元包括源时钟晶振、鉴相器、温补晶振和可配置晶振，所述温补晶振输出的基准时钟进入所述可配置晶振进行变频，同时输出基带波形需要的采样时钟供给所述射频收发器进行AD/DA采样。

7.根据权利要求1所述的通用软件无线电平台，其特征在于，所述基带处理单元包括FPGA芯片和与其连接的存储器。

8.根据权利要求7所述的通用软件无线电平台，其特征在于，所述存储器包括DDR、FLASH和emmc。

9.根据权利要求2所述的通用软件无线电平台，其特征在于，还包括天线，与所述射频处理单元相连，通过所述收发开关的控制进行发送和接收状态转换，为半双工通信模式。

Images