CN213303021U - 连接接口转换芯片与连接接口转换装置 - Google Patents

连接接口转换芯片与连接接口转换装置 Download PDF

Info

Publication number
CN213303021U
CN213303021U CN202022573303.6U CN202022573303U CN213303021U CN 213303021 U CN213303021 U CN 213303021U CN 202022573303 U CN202022573303 U CN 202022573303U CN 213303021 U CN213303021 U CN 213303021U
Authority
CN
China
Prior art keywords
pair
usb
equalizer
connector
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022573303.6U
Other languages
English (en)
Inventor
林正忠
林小琪
林宜兴
陈建盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weifeng Electronics Co ltd
Original Assignee
Weifeng Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109134523A external-priority patent/TWI768493B/zh
Application filed by Weifeng Electronics Co ltd filed Critical Weifeng Electronics Co ltd
Application granted granted Critical
Publication of CN213303021U publication Critical patent/CN213303021U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种连接接口转换芯片与连接接口转换装置。连接接口转换芯片包括USB接口电路、DP接口电路、USB内核电路以及切换电路。USB接口电路适于耦接至USB连接器。DP接口电路适于耦接至DP连接器。在第一操作模式中，USB连接器所接收的至少一USB信号对会经过USB接口电路，由USB内核电路解码出DP数据，再由DP接口电路传输至DP连接器。在第二操作模式中，USB连接器所接收的DP数据会经过USB接口电路、切换电路与DP接口电路而被传输至DP连接器。

Description

连接接口转换芯片与连接接口转换装置
技术领域
本实用新型涉及一种电子电路，且特别涉及一种连接接口转换芯片与连接接口转换装置。
背景技术
主机与装置会使用相同传输接口来彼此进行数据传输。当主机所使用的传输接口不同于装置所使用的传输接口时，主机与装置之间需要配置连接接口转换装置，或是将连接接口转换芯片配置在装置中。举例而言，假设主机的传输接口是通用串行总线(Universal Serial Bus，以下称USB)，而装置所使用的传输接口是显示端口(DisplayPort，以下称DP)。连接接口转换装置(连接接口转换芯片)可以提供接口转换功能，以便将主机的USB Type-C连接器(又可称为USB-C连接器)的数据传输给DP装置的DP连接器，以及(或是)将DP装置的DP连接器的数据传输给主机的USB-C连接器。
连接接口转换装置的USB-C连接器连接至主机的USB-C连接器。USB-C连接器的第一面具有第一发送脚(transmitting pin，TX pin)对与第一接收脚(receiving pin，RXpin)对，而USB-C连接器的第二面具有第二发送脚对与第二接收脚对。在主机的USB-C连接器操作在USB 3.2规格的情况下，当USB-C插头正面朝上插入USB-C连接器时，第一发送脚对与第一接收脚对可以被用来作为USB 3.2的通信通道，而第二发送脚对与第二接收脚对则被闲置。反之，当USB-C插头反面朝上插入USB-C连接器时，第一发送脚对与第一接收脚对被闲置，而第二发送脚对与第二接收脚对则可以被用来作为USB 3.2的通信通道。
主机可操作在符合USB规格(例如USB 3.2规格)的显示端口替代模式(DP ALTMode，以下称ALT模式)。当主机操作在ALT模式时，在主机的USB-C连接器中被闲置的发送脚对与接收脚对可以被用来传输符合DP规格的数据，以及在主机的USB-C连接器中的边带使用(Side Band Use，以下称SBU)引脚可以被用来传输符合DP规格的辅助通道(AUXchannel，以下称AUX通道)信号。
在主机的USB-C连接器操作在USB 4.0规格的情况下，USB-C连接器的第一面的第一发送脚对与第一接收脚对以及USB-C连接器的第二面的第二发送脚对与第二接收脚对都可以被用来作为USB 4.0的通信通道。当主机的USB-C连接器传输符合USB 4.0规格的信号时，主机的USB-C连接器的SBU引脚被用来传输符合USB规格的边带(Side Band)信号。当主机的USB-C连接器操作在USB 4.0规格时，主机可以使用符合USB 4.0规格的显示端口穿隧(DP Tunneling)协议而将符合DP规格的DP数据与AUX通道信号编码在USB 4.0信号串流中。
连接接口转换装置的DP连接器连接至DP装置的DP连接器。不论主机的USB-C连接器是操作在所述ALT模式或是操作在USB 4.0，连接接口转换装置(连接接口转换芯片)皆须有能力处理主机的USB-C连接器的信号，以便将来自于主机的DP数据传输给DP装置。
须注意的是，“现有技术”段落的内容是用来帮助了解本实用新型。在“现有技术”段落所公开的部分内容(或全部内容)可能不是本领域技术人员所知道的已知技术。在“现有技术”段落所公开的内容，不代表该内容在本实用新型申请前已被本领域技术人员所知悉。
实用新型内容
本实用新型提供一种连接接口转换芯片与连接接口转换装置，其可以处理通用串行总线(Universal Serial Bus，以下称USB)连接器的信号，而不论USB连接器的信号是符合USB规格(例如USB 3.2规格)的显示端口(DisplayPort，以下称DP)替代模式(ALT Mode，以下称ALT模式)的信号或是符合USB 4.0的显示端口穿隧(DP Tunneling)协议的信号。
在本实用新型的一实施例中，上述的连接接口转换芯片包括USB接口电路、DP接口电路、USB内核电路以及切换电路。USB接口电路适于耦接至USB连接器。DP接口电路适于耦接至DP连接器。USB内核电路耦接至USB接口电路与DP接口电路。切换电路耦接至USB接口电路与DP接口电路。在第一操作模式中，USB连接器所接收的至少一USB信号对会经过USB接口电路，由USB内核电路解码出DP数据，再由DP接口电路传输至DP连接器。在第二操作模式中，USB连接器所接收的DP数据会经过USB接口电路、切换电路与DP接口电路而被传输至DP连接器。
在本实用新型的一实施例中，上述的连接接口转换装置包括USB连接器、DP连接器以及连接接口转换芯片。连接接口转换芯片包括USB接口电路、DP接口电路、USB内核电路以及切换电路。USB接口电路适于耦接至USB连接器。DP接口电路适于耦接至DP连接器。USB内核电路耦接至USB接口电路与DP接口电路。切换电路耦接至USB接口电路与DP接口电路。在第一操作模式中，USB连接器所接收的至少一USB信号对会经过USB接口电路，由USB内核电路解码出DP数据，再由DP接口电路传输至DP连接器。在第二操作模式中，USB连接器所接收的DP数据会经过USB接口电路、切换电路与DP接口电路而被传输至DP连接器。
基于上述，本实用新型的诸实施例将切换电路配置在连接接口转换芯片中。当USB连接器的信号是符合USB规格的ALT模式的信号时，切换电路可以经过USB接口电路接收USB连接器的DP数据，以及(或是)USB内核电路可以经过USB接口电路接收USB连接器的USB信号。然后，切换电路可以将DP数据经过DP接口电路传输至DP连接器。当USB连接器的信号是符合USB 4.0规格的显示端口穿隧协议的USB信号时，USB内核电路可以经过USB接口电路接收USB连接器的USB信号并且对所述USB信号进行解码以获得DP数据，然后USB内核电路可以将DP数据经过DP接口电路传输至DP连接器。亦即，切换电路不需要处理高带宽的USB 4.0信号，因此切换电路的成本可以尽可能的降低。连接接口转换芯片(连接接口转换装置)可以处理USB连接器的信号，而不论USB连接器的信号是ALT模式的信号或是符合USB 4.0的显示端口穿隧协议的信号。
为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为依照本实用新型的实施例所绘示，连接在主机与装置之间的一种接口转换装置的电路方块(circuit block)示意图。
图2为依照本实用新型的一实施例说明图1中所绘示的连接接口转换芯片的电路方块示意图。
图3为依照本实用新型的一实施例所绘示的一种连接接口转换芯片的操作方法的流程示意图。
图4为依照本实用新型的一实施例说明图2中所绘示的USB接口电路的电路方块示意图。
图5为依照本实用新型的一实施例说明图2中所绘示的切换电路与DP接口电路的电路方块示意图。
【符号说明】
20:主机
21、110:通用串行总线(USB)连接器
30:显示端口(DP)装置
31、120:DP连接器
100:连接接口转换装置
130:电力传输(PD)控制器
200:连接接口转换芯片
210:USB接口电路
211～214:接口电路
215、218:驱动器
216、217:接收器
220:USB内核电路
230:切换电路
231～238:均衡器
240:DP接口电路
241_1～241_8:预驱动器
242_1～242_4:驱动器
B1～B4:缓冲器
CCa、CCb:配置通道(CC)引脚
DP0、DP1、DP2、DP3:通道脚对
RX1、RX2:接收脚对
S310～S340:步骤
TX1、TX2:发送脚对
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)在第二装置，则应该被解释成该第一装置可以直接连接在该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本申请说明书全文(包括权利要求书)中提及的“第一”、“第二”等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1为依照本实用新型的实施例所绘示，连接在主机20与装置30之间的一种连接接口转换装置100的电路方块(circuit block)示意图。连接接口转换装置100具有显示端口(DisplayPort，以下称DP)连接器120。DP连接器120可以包括DP规格所规范的通道脚对DP0、通道脚对DP1、通道脚对DP2以及通道脚对DP3。DP连接器120可以经由电缆线连接(或是直接连接)至DP装置30的DP连接器31。DP连接器31可以包括DP规格所规范的通道脚对DP0、通道脚对DP1、通道脚对DP2以及通道脚对DP3。连接接口转换装置100可以扮演源(source)装置，而DP装置30可以扮演槽(sink)装置。依照应用需求，DP装置30可以是显示器或是其他DP装置。
连接接口转换装置100还具有通用串行总线(Universal Serial Bus，以下称USB)连接器110。USB连接器110可以是USB Type-C连接器(又可称为USB-C连接器)。USB连接器110可以包括USB规格所规范的发送脚(transmitting pin，TX pin)对TX1、接收脚(receiving pin，RX pin)对RX1、发送脚对TX2、接收脚对RX2以及配置通道(ConfigurationChannel，以下称CC)引脚CCa。所述CC引脚CCa可以包括USB规格所规范的CC1引脚与(或)CC2引脚。
USB连接器110可以经由电缆线连接(或是直接连接)至主机20的USB连接器21。USB连接器21可以是USB-C连接器。USB连接器21可以包括USB规格所规范的发送脚对TX1、接收脚对RX1、发送脚对TX2、接收脚对RX2以及配置通道(Configuration Channel，以下称CC)引脚CCb。所述CC引脚CCb可以包括USB规格所规范的CC1引脚与(或)CC2引脚。依照应用需求，主机20可以是个人计算机、笔记型计算机或是具有USB-C连接器的其他电子装置。
连接接口转换装置100还具有连接接口转换芯片200与电力传输(PowerDelivery，以下称为PD)控制器130。USB连接器110的CC引脚CCa耦接于PD控制器130。当主机20的USB连接器21连接至USB连接器110时，PD控制器130可以经由CC引脚CCa检测USB连接器110的连接配置。举例来说，依据对CC引脚CCa的检测结果，PD控制器130可以获知主机20的USB插头(未绘示)是正面朝上插入USB连接器110，还是反面朝上插入USB连接器110。
依据不同的应用情境，主机20可能是支持USB 4.0规格的电子装置，或者主机20可能是支持USB规格(例如USB 3.2规格)的显示端口替代模式(DP ALT Mode，以下称ALT模式)的电子装置。PD控制器130还可以经由CC引脚CCa向主机20交换配置信息。因此，依据CC引脚CCa的配置信息，PD控制器130可以获知连接至USB连接器110的主机20是支持USB4.0规格的电子装置，还是运行ALT模式的电子装置。PD(电力传输)控制与CC引脚的相关操作被规范在USB规格，故在此不予赘述。PD控制器130可以依照CC引脚CCa的配置信息而提供连接配置信号给连接接口转换芯片200，而连接接口转换芯片200依据PD控制器130所提供的连接配置信号来动态决定操作在第一操作模式、第二操作模式以及(或是)其他模式。举例来说，所述第一操作模式包括符合USB 4.0规格的显示端口穿隧(DP Tunneling)协议，而所述第二操作模式包括符合USB规格的显示端口替代模式(ALT模式)。
依据不同的应用情境，主机20可能是支持USB 4.0规格的电子装置。亦即，主机20的USB连接器21所传输的信号符合USB 4.0规格。在主机20的USB连接器21操作在USB 4.0规格的情况下，USB连接器21的发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2都可以被用来作为USB 4.0的通信通道，因此USB连接器21的发送脚对TX1与发送脚对TX2可以传送USB 4.0信号串流至连接接口转接装置100的USB连接器110的接收脚对RX1与接收脚对RX2。当主机20的USB连接器21传输符合USB 4.0规格的信号时，主机20可以使用符合USB4.0规格的显示端口穿隧协议而将符合DP规格的DP数据与AUX通道信号编码在所述USB 4.0信号串流中。
在主机20的USB连接器21操作在USB 4.0规格的情况下，连接接口转换芯片200可以对应地操作在第一操作模式。在第一操作模式(USB 4.0模式)中，连接接口转换芯片200可以对USB连接器110的接收脚对RX1与接收脚对RX2所接收的至少一个USB信号对(差动信号)进行解码，以产生符合DP规格的DP数据。因此，连接接口转换芯片200可以将DP数据经过DP连接器120的通道脚对DP0、通道脚对DP1、通道脚对DP2与通道脚对DP3其中至少一个输出给DP装置30。
依据不同的应用情境，主机20可能是支持USB规格(例如USB 3.2规格)的显示端口替代模式(ALT模式)的电子装置。在主机20的USB连接器21操作在USB 3.2规格的情况下，USB连接器21的一组传输通道可以被用来作为USB 3.2的通信通道，而另一组传输通道则被闲置。举例来说，当USB连接器21的发送脚对TX1与接收脚对RX1被用来作为USB 3.2的通信通道时，USB连接器21的发送脚对TX2与接收脚对RX2则被闲置。当主机操作在ALT模式时，在主机20的USB连接器21中被闲置的发送脚对与接收脚对可以被用来传输符合DP规格的DP数据。
在主机20的USB连接器21操作在ALT模式的情况下，连接接口转换芯片200可以对应地操作在第二操作模式。在第二操作模式(ALT模式)中，当USB插头(未绘示)正面朝上插入USB-C连接器时，连接接口转换芯片200可以通过USB连接器110的发送脚对TX1与接收脚对RX1向主机20进行双向USB通信，而且主机20可以通过USB连接器110的发送脚对TX2与接收脚对RX2其中至少一个传输符合DP规格的DP数据给连接接口转换芯片200。反之，当USB插头(未绘示)反面朝上插入USB-C连接器时，连接接口转换芯片200可以通过USB连接器110的发送脚对TX2与接收脚对RX2向主机20进行双向USB通信，而且主机20可以通过USB连接器110的发送脚对TX1与接收脚对RX1其中至少一个传输符合DP规格的DP数据给连接接口转换芯片200。因此，连接接口转换芯片200可以将DP数据经过DP连接器120的通道脚对DP0、通道脚对DP1、通道脚对DP2与通道脚对DP3其中至少一个输出给DP装置30。
因此，连接接口转换装置100可适用于不同规格的主机20与DP装置30之间的接口转换。连接接口转换装置100(连接接口转换芯片200)可以处理USB连接器110的信号，而不论主机20传输给所述USB连接器110的信号是第一操作模式的信号(符合USB 4.0的显示端口穿隧(DP Tunneling)协议的信号)还是第二操作模式(ALT模式)的信号。
图2为依照本实用新型的一实施例说明图1中所绘示的连接接口转换芯片200的电路方块示意图。在图2所示实施例中，连接接口转换芯片200包括USB接口电路210、USB内核电路220、切换电路230以及DP接口电路240。USB接口电路210适于耦接至USB连接器110。举例来说，USB接口电路210适于至少耦接至USB连接器110的发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2。DP接口电路240适于耦接至DP连接器120。举例来说，DP接口电路240适于至少耦接至DP连接器120的通道脚对DP0、通道脚对DP1、通道脚对DP2与通道脚对DP3。USB内核电路220耦接至USB接口电路210与DP接口电路240。切换电路230耦接至USB接口电路210与DP接口电路240。图2所示USB连接器110、DP连接器120、PD控制器130与连接接口转换芯片200可以参照图1的相关说明。
图3为依照本实用新型的一实施例所绘示的一种连接接口转换芯片的操作方法的流程示意图。请参照图1、图2与图3。在步骤S310中，PD控制器130可以检测USB连接器110的CC引脚CCa的信号，以及经由CC引脚CCa向主机20交换配置信息。因此，依据CC引脚CCa的配置信息，PD控制器130以及(或是)连接接口转换芯片200可以获知连接至USB连接器110的主机20是支持USB 4.0规格的电子装置，还是运行ALT模式的电子装置。依照设计需求，USB内核电路220可以执行步骤S320的判断操作，亦即USB内核电路220可以依据PD控制器130所提供连接配置信号来判定USB连接器110的信号是ALT模式的信号还是显示端口穿隧(DPTunneling)协议的信号。
当USB连接器110的信号被判定是ALT模式的信号时(步骤S320的判断结果是“ALT模式信号”)，连接接口转换芯片200可以操作在第二操作模式。当USB连接器110的信号是符合USB规格的ALT模式的信号时，切换电路230可以经过USB接口电路210接收USB连接器110的DP数据，以及(或是)USB内核电路220可以经过USB接口电路210接收USB连接器110的USB信号。然后，切换电路230可以将DP数据经过DP接口电路240传输至DP连接器120。因此在第二操作模式(ALT模式)中，USB连接器110所接收的DP数据会经过USB接口电路210、切换电路230与DP接口电路240而被传输至DP连接器120(步骤S330)。
换句话说，在第二操作模式(ALT模式)中，USB内核电路220所输出的USB数据会经过USB接口电路210而被传输至USB连接器110的发送脚对(例如发送脚对TX1)，而USB连接器110的接收脚对(例如接收脚对RX1)从主机20所接收的USB数据会经过USB接口电路210而被传输至USB内核电路220。因此，USB内核电路220可以通过USB接口电路210与USB连接器110而对主机20进行双向USB通信。USB连接器110的另一个发送脚对(例如发送脚对TX2)与另一个接收脚对(例如接收脚对RX2)中的至少一个所接收的DP数据会经过USB接口电路210、切换电路230与DP接口电路240而被传输至DP连接器120的通道脚对DP0、通道脚对DP1、通道脚对DP2与通道脚对DP3中的至少一个。
在一些应用情境中，USB内核电路220可能在ALT模式中不需要对主机20进行双向USB通信，亦即USB内核电路220可能不会使用USB连接器110的发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2。在这样的情况下，USB连接器110的发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2可以全被用来传输DP数据。因此，在第二操作模式(ALT模式)中，USB连接器110的发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2所接收的DP数据可以经过USB接口电路210、切换电路230与DP接口电路240而被传输至DP连接器120的通道脚对DP0、通道脚对DP1、通道脚对DP2与通道脚对DP3。
当USB连接器110的信号被判定是USB 4.0的显示端口穿隧(DP Tunneling)协议的信号时(步骤S320的判断结果是“DP Tunneling信号”)，连接接口转换芯片200可以操作在第一操作模式。当USB连接器110的信号是符合USB 4.0规格的显示端口穿隧协议的USB信号时，USB内核电路220可以经过USB接口电路210接收USB连接器110的USB信号对，并且对所述USB信号对进行解码以获得DP数据。然后，USB内核电路220可以将DP数据经过DP接口电路240传输至DP连接器120(步骤S340)。换句话说，在第一操作模式中，USB连接器110的接收脚对RX1与接收脚对RX2所接收的USB信号对会经过USB接口电路210，由USB内核电路220解码出DP数据，再由DP接口电路240传输至DP连接器120的通道脚对DP0、通道脚对DP1、通道脚对DP2与通道脚对DP3中的至少一个。
因此在第一操作模式(USB 4.0模式)中，USB连接器110所接收的USB信号对会经过USB接口电路210，由USB内核电路220解码出DP数据，再由DP接口电路240传输至DP连接器120。此时(第一操作模式)，切换电路230可以依照设计需求而被禁能(disable)，以节省功耗。切换电路230不需要处理高带宽的USB 4.0信号，因此切换电路230的成本可以尽可能的降低。
图4为依照本实用新型的一实施例说明图2中所绘示的USB接口电路210的电路方块示意图。在图4所示实施例中，USB接口电路210包括接口电路211、接口电路212、接口电路213、接口电路214、驱动器215、接收器216、接收器217、驱动器218、缓冲器B1、缓冲器B2、缓冲器B3以及缓冲器B4。依照设计需求，接口电路211可以包括并行输入串行输出(parallel-in-serial-out，以下称PISO)接口电路以及(或是)其他电路。USB内核电路220所输出的USB数据可以被传输至接口电路211的输入端。驱动器215的差动输入对耦接至接口电路211的差动输出对，以接收差动信号(USB数据)。驱动器215的差动输出对适于耦接至USB连接器110的发送脚对TX1。
接收器216的差动输入对适于耦接至USB连接器110的接收脚对RX1。接收器216的差动输出对耦接至接口电路212的差动输入对。接口电路212的输出端耦接至USB内核电路220的输入端。依照设计需求，接口电路212可以包括时钟与数据回复(clock and datarecovery，以下称CDR)电路、串行输入并行输出(serial-in-parallel-out，以下称SIPO)接口电路以及(或是)其他电路。接口电路212可以依照当下的信号质量而调校接收器216的均衡(Equalization，以下称EQ)参数。接口电路212还可以将所述EQ参数提供给USB内核电路220。
接收器217的差动输入对适于耦接至USB连接器110的接收脚对RX2。接收器217的差动输出对耦接至接口电路213的差动输入对。接口电路213的输出端耦接至USB内核电路220的输入端。依照设计需求，接口电路213可以包括CDR电路、SIPO接口电路以及(或是)其他电路。接口电路213可以依照当下的信号质量而调校接收器217的EQ参数。接口电路213还可以将所述EQ参数提供给USB内核电路220。
依照设计需求，接口电路214可以包括PISO接口电路以及(或是)其他电路。USB内核电路220所输出的USB数据可以被传输至接口电路214的输入端。驱动器218的差动输入对耦接至接口电路214的差动输出对，以接收差动信号(USB数据)。驱动器218的差动输出对适于耦接至USB连接器110的发送脚对TX2。
缓冲器B1的差动输入对适于耦接至USB连接器110的该第一发送脚对TX1。缓冲器B1的差动输出对耦接至切换电路230。缓冲器B2的差动输入对适于耦接至USB连接器110的该第一接收脚对RX1。缓冲器B2的差动输出对耦接至切换电路230。缓冲器B3的差动输入对适于耦接至USB连接器110的接收脚对RX2。缓冲器B3的差动输出对耦接至切换电路230。缓冲器B4的差动输入对适于耦接至USB连接器110的发送脚对TX2。缓冲器B4的差动输出对耦接至切换电路230。
在第一操作模式(USB 4.0模式)中，USB内核电路220可以禁能(disable)缓冲器B1、缓冲器B2、缓冲器B3以及缓冲器B4。在第二操作模式(ALT模式)中，USB内核电路220可以致能(enable)缓冲器B1、缓冲器B2、缓冲器B3以及缓冲器B4中的至少一个。举例来说，假设USB内核电路220使用USB连接器110的发送脚对TX1与接收脚对RX1对主机20进行双向USB通信，因此USB内核电路220在第二操作模式(ALT模式)中可以禁能缓冲器B1与缓冲器B2以及致能缓冲器B3以及缓冲器B4。假设USB内核电路220使用USB连接器110的发送脚对TX2与接收脚对RX2对主机20进行双向USB通信，因此USB内核电路220在第二操作模式(ALT模式)中可以禁能缓冲器B3与缓冲器B4以及致能缓冲器B1以及缓冲器B2。
在一些应用情境中，USB内核电路220可能在ALT模式中不需要对主机20进行双向USB通信，亦即USB内核电路220可能不会使用USB连接器110的发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2。在这样的情况下，USB内核电路220在第二操作模式(ALT模式)中可以致能缓冲器B1、缓冲器B2、缓冲器B3以及缓冲器B4。在其他模式中(既不是USB4.0模式也不是ALT模式)，USB内核电路220可以禁能缓冲器B1、缓冲器B2、缓冲器B3以及缓冲器B4。
图5为依照本实用新型的一实施例说明图2中所绘示的切换电路230与DP接口电路240的电路方块示意图。在图5所示实施例中，切换电路230包括均衡器231、均衡器232、均衡器233、均衡器234、均衡器235、均衡器236、均衡器237与均衡器238。依据USB接口电路210所决定的均衡(EQ)参数，USB内核电路220可以对应控制/调整均衡器231～238的EQ参数。
均衡器231的差动输入对耦接至缓冲器B4的差动输出对。均衡器232的差动输入对耦接至缓冲器B1的差动输出对。均衡器233的差动输入对耦接至缓冲器B3的差动输出对。均衡器234的差动输入对耦接至缓冲器B2的差动输出对。均衡器235的差动输入对耦接至缓冲器B2的差动输出对。均衡器236的差动输入对耦接至缓冲器B3的差动输出对。均衡器237的差动输入对耦接至缓冲器B1的差动输出对。均衡器238的差动输入对耦接至缓冲器B4的差动输出对。
在图5所示实施例中，DP接口电路240包括预驱动器(pre-driver)241_1、预驱动器241_2、预驱动器241_3、预驱动器241_4、预驱动器241_5、预驱动器241_6、预驱动器241_7、预驱动器241_8、驱动器242_1、驱动器242_2、驱动器242_3以及驱动器242_4。预驱动器241_1的差动输入对耦接至均衡器231的差动输出对。预驱动器241_2的差动输入对耦接至均衡器232的差动输出对。预驱动器241_3的差动输入对耦接至均衡器233的差动输出对。预驱动器241_4的差动输入对耦接至均衡器234的差动输出对。预驱动器241_5的差动输入对耦接至均衡器235的差动输出对。预驱动器241_6的差动输入对耦接至均衡器236的差动输出对。预驱动器241_7的差动输入对耦接至均衡器237的差动输出对。预驱动器241_8的差动输入对耦接至均衡器238的差动输出对。
驱动器242_1的差动输入对耦接至预驱动器241_1的差动输出对以及预驱动器241_2的差动输出对。驱动器242_1的差动输出对适于耦接至DP连接器120的通道脚对DP0。驱动器242_2的差动输入对耦接至预驱动器241_3的差动输出对以及预驱动器241_4的差动输出对。驱动器242_2的差动输出对适于耦接至DP连接器120的通道脚对DP1。驱动器242_3的差动输入对耦接至预驱动器241_5的差动输出对以及预驱动器241_6的差动输出对。驱动器242_3的差动输出对适于耦接至DP连接器120的通道脚对DP2。驱动器242_4的差动输入对耦接至预驱动器241_7的差动输出对以及预驱动器241_8的差动输出对。驱动器242_4的差动输出对适于耦接至DP连接器120的通道脚对DP3。
在第一操作模式(USB 4.0模式)中，USB内核电路220可以禁能缓冲器B1～B4、均衡器231～238以及预驱动器241_1～241_8。在第二操作模式(ALT模式)中，当USB-C插头(未绘示)正面朝上插入USB连接器110时，USB内核电路220可以禁能均衡器232、预驱动器241_2、均衡器234、预驱动器241_4、均衡器236、预驱动器241_6、均衡器238与预驱动器241_8。当USB-C插头(未绘示)反面朝上插入USB连接器110时，USB内核电路220可以禁能均衡器231、预驱动器241_1、均衡器233、预驱动器241_3、均衡器235、预驱动器241_5、均衡器237与预驱动器241_7。
在均衡器232、均衡器234、均衡器236与均衡器238被禁能的情况下，USB内核电路220可以在第二操作模式(ALT模式)中致能均衡器231、均衡器233、均衡器235与均衡器237中的至少一个。举例来说，假设USB内核电路220使用USB连接器110的发送脚对TX1与接收脚对RX1对主机20进行双向USB通信，因此USB内核电路220在第二操作模式(ALT模式)中可以禁能缓冲器B1、缓冲器B2、均衡器235、均衡器237、预驱动器241_5与预驱动器241_7以及致能缓冲器B3、缓冲器B4、均衡器231、均衡器233、预驱动器241_1与预驱动器241_3。假设USB内核电路220使用USB连接器110的发送脚对TX2与接收脚对RX2对主机20进行双向USB通信，因此USB内核电路220在第二操作模式(ALT模式)中可以禁能缓冲器B3、缓冲器B4、均衡器231、均衡器233、预驱动器241_1与预驱动器241_3以及致能缓冲器B1、缓冲器B2、均衡器235、均衡器237、预驱动器241_5与预驱动器241_7。
在均衡器231、均衡器233、均衡器235与均衡器237被禁能的情况下，USB内核电路220可以在第二操作模式(ALT模式)中致能均衡器232、均衡器234、均衡器236与均衡器238中的至少一个。举例来说，假设USB内核电路220使用USB连接器110的发送脚对TX1与接收脚对RX1对主机20进行双向USB通信，因此USB内核电路220在第二操作模式(ALT模式)中可以禁能缓冲器B1、缓冲器B2、均衡器232、均衡器234、预驱动器241_2与预驱动器241_4以及致能缓冲器B3、缓冲器B4、均衡器236、均衡器238、预驱动器241_6与预驱动器241_8。假设USB内核电路220使用USB连接器110的发送脚对TX2与接收脚对RX2对主机20进行双向USB通信，因此USB内核电路220在第二操作模式(ALT模式)中可以禁能缓冲器B3、缓冲器B4、预驱动器241_1、预驱动器241_3、均衡器236、均衡器238、预驱动器241_6与预驱动器241_8以及致能缓冲器B1、缓冲器B2、均衡器232、均衡器234、预驱动器241_2与预驱动器241_4。
在一些应用情境中，USB内核电路220可能在ALT模式中不需要对主机20进行双向USB通信，亦即USB内核电路220可能不会使用USB连接器110的发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2。在USB内核电路220不使用发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2的情况下，以及在均衡器232、均衡器234、均衡器236与均衡器238被禁能的情况下，USB内核电路220在第二操作模式(ALT模式)中可以致能缓冲器B1、缓冲器B2、缓冲器B3、缓冲器B4、均衡器231、均衡器233、均衡器235、均衡器237、预驱动器241_1、预驱动器241_3、预驱动器241_5以及预驱动器241_7。在USB内核电路220不使用发送脚对TX1、接收脚对RX1、发送脚对TX2与接收脚对RX2的情况下，以及在均衡器231、均衡器233、均衡器235与均衡器237被禁能的情况下，USB内核电路220在第二操作模式(ALT模式)中可以致能缓冲器B1、缓冲器B2、缓冲器B3、缓冲器B4、均衡器232、均衡器234、均衡器236、均衡器238、预驱动器241_2、预驱动器241_4、预驱动器241_6以及预驱动器241_8。
在其他模式中(既不是USB 4.0模式也不是ALT模式)，USB内核电路220可以禁能缓冲器B1、缓冲器B2、缓冲器B3、缓冲器B4、均衡器231～238以及预驱动器241_1～241_8。
依照不同的设计需求，上述USB接口电路210、USB内核电路220、切换电路230以及(或是)DP接口电路240的方块的实现方式可以是硬件(hardware)、固件(firmware)、软件(software，即程序)或是前述三者中的多个的组合形式。
以硬件形式而言，上述USB接口电路210、USB内核电路220、切换电路230以及(或是)DP接口电路240的方块可以实现在集成电路(integrated circuit)上的逻辑电路。上述USB接口电路210、USB内核电路220、切换电路230以及(或是)DP接口电路240的相关功能可以利用硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为硬件。举例来说，上述USB接口电路210、USB内核电路220、切换电路230以及(或是)DP接口电路240的相关功能可以被实现于一或多个控制器、微控制器、微处理器、特殊应用集成电路(Application-specific integrated circuit，ASIC)、数字信号处理器(digital signal processor，DSP)、现场可编程逻辑门阵列(FieldProgrammable Gate Array，FPGA)和/或其他处理单元中的各种逻辑区块、模块和电路。
以软件形式和/或固件形式而言，上述USB接口电路210、USB内核电路220、切换电路230以及(或是)DP接口电路240的相关功能可以被实现为编程码(programming codes)。例如，利用一般的编程语言(programming languages，例如C、C++或组合语言)或其他合适的编程语言来实现上述USB接口电路210、USB内核电路220、切换电路230以及(或是)DP接口电路240。所述编程码可以被记录/存放在记录介质中，所述记录介质中例如包括只读存储器(Read Only Memory，ROM)、存储装置和/或随机存取存储器(Random Access Memory，RAM)。计算机、中央处理器(Central Processing Unit，CPU)、控制器、微控制器或微处理器可以从所述记录介质中读取并执行所述编程码，从而达成相关功能。作为所述记录介质，可使用“非临时的计算机可读取介质(non-transitory computer readable medium)”，例如可使用带(tape)、碟(disk)、卡(card)、半导体存储器、可编程设计的逻辑电路等。而且，所述程序也可经由任意传输介质(通信网络或广播电波等)而提供给所述计算机(或CPU)。所述通信网络例如是互联网(Internet)、有线通信(wired communication)、无线通信(wireless communication)或其它通信介质。
综上所述，上述诸实施例将切换电路230配置在连接接口转换芯片200中。当USB连接器110的信号是符合USB规格的ALT模式的信号时，切换电路230可以经过USB接口电路210接收USB连接器110的DP数据，以及(或是)USB内核电路220可以经过USB接口电路110接收USB连接器110的USB信号。然后，切换电路230可以将DP数据经过DP接口电路240传输至DP连接器120。当USB连接器110的信号是符合USB 4.0规格的显示端口穿隧(DP Tunneling)协议的USB信号时，USB内核电路220可以经过USB接口电路210接收USB连接器110的至少一USB信号对并且对所述USB信号对进行解码以获得DP数据。然后，USB内核电路220可以将DP数据经过DP接口电路240传输至DP连接器120。亦即，切换电路230不需要处理高带宽的USB 4.0信号，因此切换电路230的成本可以尽可能的降低。连接接口转换芯片200(连接接口转换装置100)可以处理USB连接器110的信号，而不论USB连接器110的信号是ALT模式的信号或是符合USB 4.0的显示端口穿隧协议的信号。
虽然本实用新型已以实施例公开如上，然其并非用以限定本实用新型，本领域技术人员，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，故本实用新型的保护范围当视所附权利要求书界定范围为准。

Claims (18)

1.一种连接接口转换芯片，其特征在于，包括：
通用串行总线接口电路，适于耦接至通用串行总线连接器；
显示端口接口电路，适于耦接至显示端口连接器；
通用串行总线内核电路，耦接至该通用串行总线接口电路与该显示端口接口电路；以及
切换电路，耦接至该通用串行总线接口电路与该显示端口接口电路，其中
在第一操作模式中，该通用串行总线连接器所接收的至少一通用串行总线信号对会经过该通用串行总线接口，由该通用串行总线内核电路解码出显示端口数据，再由该显示端口接口电路传输至该显示端口连接器；以及
在第二操作模式中，该通用串行总线连接器所接收的该显示端口数据会经过该通用串行总线接口电路、该切换电路与该显示端口接口电路而被传输至该显示端口连接器。
2.如权利要求1所述的连接接口转换芯片，其特征在于，其中该通用串行总线连接器包括USB-C连接器。
3.如权利要求1所述的连接接口转换芯片，其特征在于，其中该第一操作模式包括符合USB 4.0规格的显示端口穿隧协议，而该第二操作模式包括符合USB规格的显示端口替代模式。
4.如权利要求1所述的连接接口转换芯片，其特征在于，其中该切换电路在该第一操作模式被禁能。
5.如权利要求1所述的连接接口转换芯片，其特征在于，其中该通用串行总线接口电路适于至少耦接至该通用串行总线连接器的第一发送脚对、第一接收脚对、第二发送脚对与第二接收脚对，以及该显示端口接口电路适于至少耦接至该显示端口连接器的第一通道脚对、第二通道脚对、第三通道脚对与第四通道脚对。
6.如权利要求5所述的连接接口转换芯片，其特征在于，其中在该第一操作模式中，该通用串行总线连接器的该第一接收脚对与该第二接收脚对所接收的该通用串行总线信号对会经过该通用串行总线接口电路，由该通用串行总线内核电路解码出该显示端口数据，再由该显示端口接口电路传输至该显示端口连接器的该第一通道脚对、该第二通道脚对、该第三通道脚对与该第四通道脚对中的至少一个。
7.如权利要求5所述的连接接口转换芯片，其特征在于，其中在该第二操作模式中，该通用串行总线连接器的该第一发送脚对、该第一接收脚对、该第二发送脚对与该第二接收脚对所接收的该显示端口数据会经过该通用串行总线接口电路、该切换电路与该显示端口接口电路而被传输至该显示端口连接器的该第一通道脚对、该第二通道脚对、该第三通道脚对与该第四通道脚对。
8.如权利要求5所述的连接接口转换芯片，其特征在于，其中在该第二操作模式中，该通用串行总线内核电路所输出的第一通用串行总线数据会经过该通用串行总线接口电路而被传输至该通用串行总线连接器的该第一发送脚对，该通用串行总线连接器的该第一接收脚对所接收的第二通用串行总线数据会经过该通用串行总线接口电路而被传输至该通用串行总线内核电路，该通用串行总线连接器的该第二发送脚对与该第二接收脚对中的至少一个所接收的该显示端口数据会经过该通用串行总线接口电路、该切换电路与该显示端口接口电路而被传输至该显示端口连接器的该第一通道脚对、该第二通道脚对、该第三通道脚对与该第四通道脚对中的至少一个。
9.如权利要求5所述的连接接口转换芯片，其特征在于，其中该通用串行总线接口电路包括：
第一驱动器，具有差动输出对适于耦接至该通用串行总线连接器的该第一发送脚对；
第一接收器，具有差动输入对适于耦接至该通用串行总线连接器的该第一接收脚对；
第二驱动器，具有差动输出对适于耦接至该通用串行总线连接器的该第二发送脚对；
第二接收器，具有差动输入对适于耦接至该通用串行总线连接器的该第二接收脚对；
第一缓冲器，具有差动输入对适于耦接至该通用串行总线连接器的该第一发送脚对；
第二缓冲器，具有差动输入对适于耦接至该通用串行总线连接器的该第一接收脚对；
第三缓冲器，具有差动输入对适于耦接至该通用串行总线连接器的该第二接收脚对；以及
第四缓冲器，具有差动输入对适于耦接至该通用串行总线连接器的该第二发送脚对。
10.如权利要求9所述的连接接口转换芯片，其特征在于，其中该第一缓冲器、该第二缓冲器、该第三缓冲器与该第四缓冲器在该第一操作模式被禁能。
11.如权利要求9所述的连接接口转换芯片，其特征在于，其中该第一缓冲器、该第二缓冲器、该第三缓冲器与该第四缓冲器中的至少一个在该第二操作模式被致能。
12.如权利要求9所述的连接接口转换芯片，其特征在于，其中该切换电路包括：
第一均衡器，具有差动输入对耦接至该第四缓冲器的差动输出对；
第二均衡器，具有差动输入对耦接至该第一缓冲器的差动输出对；
第三均衡器，具有差动输入对耦接至该第三缓冲器的差动输出对；
第四均衡器，具有差动输入对耦接至该第二缓冲器的差动输出对；
第五均衡器，具有差动输入对耦接至该第二缓冲器的该差动输出对；
第六均衡器，具有差动输入对耦接至该第三缓冲器的该差动输出对；
第七均衡器，具有差动输入对耦接至该第一缓冲器的该差动输出对；以及
第八均衡器，具有差动输入对耦接至该第四缓冲器的该差动输出对。
13.如权利要求12所述的连接接口转换芯片，其中该第一均衡器、该第二均衡器、该第三均衡器、该第四均衡器、该第五均衡器、该第六均衡器、该第七均衡器与该第八均衡器在该第一操作模式被禁能。
14.如权利要求12所述的连接接口转换芯片，其特征在于，其中在该第二操作模式中，该第一均衡器、该第三均衡器、该第五均衡器与该第七均衡器被禁能，或是该第二均衡器、该第四均衡器、该第六均衡器与该第八均衡器被禁能。
15.如权利要求12所述的连接接口转换芯片，其特征在于，其中
在该第二操作模式中以及在该第一均衡器、该第三均衡器、该第五均衡器与该第七均衡器被禁能的情况下，该第二均衡器、该第四均衡器、该第六均衡器与该第八均衡器被致能；以及
在该第二操作模式中以及在该第二均衡器、该第四均衡器、该第六均衡器与该第八均衡器被禁能的情况下，该第一均衡器、该第三均衡器、该第五均衡器与该第七均衡器被致能。
16.如权利要求12所述的连接接口转换芯片，其特征在于，其中
在该第二操作模式中以及在该第一均衡器、该第三均衡器、该第五均衡器与该第七均衡器被禁能的情况下，该第二均衡器与该第四均衡器被禁能，以及该第六均衡器与该第八均衡器被致能；以及
在该第二操作模式中以及在该第二均衡器、该第四均衡器、该第六均衡器与该第八均衡器被禁能的情况下，该第一均衡器与该第三均衡器被致能，以及该第五均衡器与该第七均衡器被禁能。
17.如权利要求12所述的连接接口转换芯片，其特征在于，其中该显示端口接口电路包括：
第一预驱动器，具有差动输入对耦接至该第一均衡器的差动输出对；
第二预驱动器，具有差动输入对耦接至该第二均衡器的差动输出对；
第三预驱动器，具有差动输入对耦接至该第三均衡器的差动输出对；
第四预驱动器，具有差动输入对耦接至该第四均衡器的差动输出对；
第五预驱动器，具有差动输入对耦接至该第五均衡器的该差动输出对；
第六预驱动器，具有差动输入对耦接至该第六均衡器的该差动输出对；
第七预驱动器，具有差动输入对耦接至该第七均衡器的该差动输出对；
第八预驱动器，具有差动输入对耦接至该第八均衡器的该差动输出对；
第三驱动器，具有差动输入对耦接至该第一预驱动器的差动输出对以及该第二预驱动器的差动输出对，其中该第三驱动器的差动输出对适于耦接至该显示端口连接器的该第一通道脚对；
第四驱动器，具有差动输入对耦接至该第三预驱动器的差动输出对以及该第四预驱动器的差动输出对，其中该第四驱动器的差动输出对适于耦接至该显示端口连接器的该第二通道脚对；
第五驱动器，具有差动输入对耦接至该第五预驱动器的差动输出对以及该第六预驱动器的差动输出对，其中该第五驱动器的差动输出对适于耦接至该显示端口连接器的该第三通道脚对；以及
第六驱动器，具有差动输入对耦接至该第七预驱动器的差动输出对以及该第八预驱动器的差动输出对，其中该第六驱动器的差动输出对适于耦接至该显示端口连接器的该第四通道脚对。
18.一种连接接口转换装置，其特征在于，包括：
通用串行总线连接器；
显示端口连接器；以及
连接接口转换芯片，包括：
通用串行总线接口电路，适于耦接至该通用串行总线连接器；
显示端口接口电路，适于耦接至该显示端口连接器；
通用串行总线内核电路，耦接至该通用串行总线接口电路与该显示端口接口电路；以及
切换电路，耦接至该通用串行总线接口电路与该显示端口接口电路，其中
在第一操作模式中，该通用串行总线连接器所接收的至少一通用串行总线信号对会经过该通用串行总线接口电路，由该通用串行总线内核电路解码出显示端口数据，再由该显示端口接口电路传输至该显示端口连接器；以及
在第二操作模式中，该通用串行总线连接器所接收的该显示端口数据会经过该通用串行总线接口电路、该切换电路与该显示端口接口电路而被传输至该显示端口连接器。
CN202022573303.6U 2020-03-02 2020-11-09 连接接口转换芯片与连接接口转换装置 Active CN213303021U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062983771P 2020-03-02 2020-03-02
US62/983,771 2020-03-02
TW109134523 2020-10-06
TW109134523A TWI768493B (zh) 2020-03-02 2020-10-06 連接介面轉換晶片、連接介面轉換裝置與操作方法

Publications (1)

Publication Number Publication Date
CN213303021U true CN213303021U (zh) 2021-05-28

Family

ID=74122205

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202022573303.6U Active CN213303021U (zh) 2020-03-02 2020-11-09 连接接口转换芯片与连接接口转换装置
CN202011237817.2A Pending CN112231268A (zh) 2020-03-02 2020-11-09 连接接口转换芯片、连接接口转换装置与操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011237817.2A Pending CN112231268A (zh) 2020-03-02 2020-11-09 连接接口转换芯片、连接接口转换装置与操作方法

Country Status (2)

Country Link
US (2) US11386030B2 (zh)
CN (2) CN213303021U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112231268A (zh) * 2020-03-02 2021-01-15 威锋电子股份有限公司 连接接口转换芯片、连接接口转换装置与操作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220157222A1 (en) * 2020-11-19 2022-05-19 Texas Instruments Incorporated Rate-dependent switchable equalizers for display devices
TWI820993B (zh) * 2022-11-01 2023-11-01 創惟科技股份有限公司 介面轉換裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366856B1 (ko) * 2007-03-29 2014-02-21 삼성전자주식회사 다양한 포트를 통해 입력되는 영상을 디스플레이하는디스플레이 장치
US8615611B2 (en) * 2012-04-16 2013-12-24 Icron Technologies Corporation Devices and methods for transmitting USB data over DisplayPort transmission media
WO2016061683A1 (en) * 2014-10-21 2016-04-28 Icron Technologies Corporation Devices and methods for providing reduced bandwidth displayport communication
US9798689B2 (en) * 2014-11-03 2017-10-24 Icron Technologies Corporation Systems and methods for enabling communication between USB type-C connections and legacy connections over an extension medium
US10216675B2 (en) * 2016-06-16 2019-02-26 Lenovo (Singapore) Pte Ltd Techniques for establishing an external interface and a network interface within a connector
TWI653844B (zh) 2016-07-27 2019-03-11 瑞昱半導體股份有限公司 C型通用序列匯流排切換電路
US10331579B2 (en) * 2016-11-22 2019-06-25 Qualcomm Incorporated Universal serial bus (USB) system supporting display alternate mode functionality on a USB type-C adapter
WO2019015681A1 (zh) * 2017-07-20 2019-01-24 青岛海信电器股份有限公司 一种终端设备及其控制方法
TWI653889B (zh) * 2017-09-12 2019-03-11 宏正自動科技股份有限公司 視訊傳輸切換裝置
TWI712942B (zh) * 2018-06-01 2020-12-11 同星科技股份有限公司 影像訊號切換和轉換之裝置及方法
US11513808B2 (en) * 2019-06-28 2022-11-29 Intel Corporation Automatic switching and deployment of software or firmware based USB4 connection managers
TWI806629B (zh) 2020-03-02 2023-06-21 威鋒電子股份有限公司 連接介面轉換晶片、連接介面轉換裝置與操作方法
CN213303021U (zh) * 2020-03-02 2021-05-28 威锋电子股份有限公司 连接接口转换芯片与连接接口转换装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112231268A (zh) * 2020-03-02 2021-01-15 威锋电子股份有限公司 连接接口转换芯片、连接接口转换装置与操作方法

Also Published As

Publication number Publication date
US11386030B2 (en) 2022-07-12
US11768786B2 (en) 2023-09-26
US20210271620A1 (en) 2021-09-02
US20220292039A1 (en) 2022-09-15
CN112231268A (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN213303021U (zh) 连接接口转换芯片与连接接口转换装置
TWI806629B (zh) 連接介面轉換晶片、連接介面轉換裝置與操作方法
EP3832965B1 (en) N-phase polarity output pin mode multiplexer
EP2309395B1 (en) Method for realizing pins time share multiplexing and a system-on-a-chip
WO2008044104A1 (en) Multiplexed connection interface for multimedia serial data transmission
CN112673363A (zh) DisplayPort Alternate模式通信的检测
CN114428756B (zh) Usb装置、usb缆线及其usb中继器
CN111694781A (zh) 基于数据采集系统的arm主控板
CN111352887B (zh) 一种pci总线到可配置帧长度串行总线适配和传输方法
TW201439778A (zh) 通訊裝置與設置資料傳輸的方法
EP3486792A1 (en) Circuit, system, device and method for transmitting a uart data signal and a usb data signal
US11176074B2 (en) Chip and interface conversion device
CN113890553B (zh) 用于高速数据和低速指令信号传输的接收器
EP4177711A1 (en) Communication device and active cable
CN213457745U (zh) 基于hsc串行总线接口的64路高速gpio控制板
US8755448B2 (en) Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
US11714771B2 (en) USB signal transmission device, operation method thereof, and USB cable
CN212727205U (zh) 一种多输入电路及电子设备
CN221352072U (zh) 一种信号切换装置和电子设备
US7610420B2 (en) Data aggregation-distribution apparatus, date transmission system and method thereof
CN111104353A (zh) 基于fpga的多功能航空总线接口卡
CN115982075A (zh) 具有多模式传输实体层之通用串行总线集线装置及方法
CN113473107A (zh) 一种头戴显示设备及其信号传输方法、装置和存储介质
Francis et al. 8 Principles of interfacing computers to medical equipment

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant