CN213243522U - 一种钳位保护电路、igbt驱动子电路及电力电子设备 - Google Patents
一种钳位保护电路、igbt驱动子电路及电力电子设备 Download PDFInfo
- Publication number
- CN213243522U CN213243522U CN202022032802.4U CN202022032802U CN213243522U CN 213243522 U CN213243522 U CN 213243522U CN 202022032802 U CN202022032802 U CN 202022032802U CN 213243522 U CN213243522 U CN 213243522U
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- sub
- gate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
本实用新型公开了一种钳位保护电路、IGBT驱动子电路及电力电子设备,用于与第一晶体管连接,包括:第一电容、第一电阻、第一二极管和用于的为第一晶体管供电的控制电路;控制电路包括用于对第一电容进行钳位的钳位子电路;所述第一晶体管的第一端与所述控制电路的驱动端连接,所述第一晶体管的第二端与第一二极管的输出端连接,所述第一二极管的输入端与所述第一电阻的一端连接,所述第一电阻的另一端与所述第一电容的一端、控制电路的短路保护端及钳位子电路连接,所述第一晶体管的第三那段及第一电容的另一端均接地。本实用新型通过对第一电容的电压钳位,使得在第一晶体管发生短路时能够快速报错并切断第一晶体管的电源,提高了短路保护的速度。
Description
技术领域
本实用新型涉及短路保护领域,特别涉及一种钳位保护电路、IGBT驱动子电路及电力电子设备。
背景技术
传统的IGBT短路保护电路中,由电容、电阻和二极管及IGBT依次连接,所述电容还与控制电路的短路保护端连接,由所述短路保护端实时检测IGBT集电极到发射极的电压Vce。当IGBT发生短路时,IGBT电压Vce迅速增加,当超过短路保护端的预设阈值时,则关闭IGBT的供电,并上传错误信号。
但是传统的IGBT短路保护电路由于电容的存在,在IGBT上电时即发生短路的情况时,会预先给电容充电,导致检测短路保护端的电压上升到预设阈值的时间会有延迟,降低了短路保护的速度,会使得IGBT在这一段时间内工作在短路状态下,易造成器件损坏。
因此现有技术还有待改进和提高。
实用新型内容
鉴于上述现有技术的不足之处,本实用新型的目的在于提供一种钳位保护电路、IGBT驱动子电路及电力电子设备,通过对第一电容的电压钳位,使得在第一晶体管发生短路时能够快速报错并切断第一晶体管的电源,提高了短路保护的速度。
为了达到上述目的,本实用新型采取了以下技术方案:
本实用新型提供一种钳位保护电路,用于与第一晶体管连接,包括:
第一电容、第一电阻、第一二极管和用于的为第一晶体管供电的控制电路;
所述控制电路包括用于对第一电容进行钳位的钳位子电路;
所述第一晶体管的第一端与所述控制电路的驱动端连接,所述第一晶体管的第二端与所述第一二极管的输出端连接,所述第一二极管的输入端与所述第一电阻的一端连接,所述第一电阻的另一端与所述第一电容的一端、控制电路的短路保护端及钳位子电路连接,所述第一晶体管的第三那段及第一电容的另一端均接地。
所述控制电路还包括:
用于提供基准电压的基准子电路;
用于提供使能信号的逻辑控制子电路;
所述基准子电压及所述逻辑控制子电路均与所述钳位子电路连接。
所述控制电路还包括:
用于提供驱动电压的驱动子电路;
所述驱动子电路与所述第一晶体管的第一端连接。
所述控制电路还包括:
用于供电的供电子电路;
所述供电子电路与所述钳位子电路、第一电容的一端、第一电阻的另一端连接。
所述控制电路还包括:
用于上传错误信号的报警子电路;
所述报警子电路与所述钳位子电路、第一电容的一端、第一电阻的另一端以及基准子电路连接。
所述钳位子电路包括第一传输门、第二传输门、第一非门和第二晶体管;所述第二晶体管的第一端与所述第一传输门的第一端及第二传输门的第一端连接,所述第二晶体管的第二端与所述短路保护端及第一传输门的第二端连接,所述第一传输门的第三端与所述第一非门的输出端连接,所述第一非门的输入端与所述第二传输门的第二端及逻辑控制子电路连接,所述第二传输门的第三端与所述基准子电路连接,所述第二晶体管的第三端接地。
所述钳位子电路包括第一运算放大器,所述第一运算放大器的使能端与所述逻辑控制子电路连接,所述第一运算放大器的第一输入端与所述基准子电路连接,所述第一运算放大电路的第二输入端与所述第一运算放大器的输出端及所述短路保护端连接。
所述钳位子电路包括第一电流源、第一比较器、第二比较器、第二非门、第三非门、第一或非门、第二或非门及第三晶体管;
所述第一电流源的输入端与电源及第一比较器的正相输入端及第二比较器的正相输入端连接,所述第一电流源的输出端与所述第三晶体管的第一端连接,所述第三晶体管的第二端与所述第二非门的输出端连接,所述第二非门的输入端与所述第一或非门的输出端及第二或非门的第一输入端连接,所述第一或非门的第一输入端与所述第一比较器的输出端连接,所述第一或非门的第二输入端与所述第二或非门的输出端连接,所述第二或非门的第二输入端与所述第三非门的输出端连接,所述第三非门的输入端与所述第二比较器的输出端连接,所述第二比较器的反相输入端与所述基准子电路的第二输出端连接,所述第一比较器的反相输入端与所述基准子电路的第一输出端连接,所述第一比较器的使能端及所述第二比较器的使能端均与所述逻辑控制子电路连接。
一种IGBT驱动子电路,包括第一晶体管和上文所述的钳位保护电路,所述钳位保护电路与所述第一晶体管连接。
一种电力电子设备,包括设备本体,所述设备本体中设置有电路板,所述电路板上设置有如上文任意一项所述的钳位保护电路。
相较于现有技术,本实用新型提供的钳位保护电路、IGBT驱动子电路及电力电子设备,用于与第一晶体管连接,包括:第一电容、第一电阻、第一二极管和用于的为第一晶体管供电的控制电路;控制电路包括用于对第一电容进行钳位的钳位子电路;所述第一晶体管的第一端与所述控制电路的驱动端连接,所述第一晶体管的第二端与第一二极管的输出端连接,所述第一二极管的输入端与所述第一电阻的一端连接,所述第一电阻的另一端与所述第一电容的一端、控制电路的短路保护端及钳位子电路连接,所述第一晶体管的第三那段及第一电容的另一端均接地。本实用新型通过对第一电容的电压钳位,使得在第一晶体管发生短路时能够快速报错并切断第一晶体管的电源,提高了短路保护的速度。
附图说明
图1为传统的IGBT短路保护电路的电路结构图;
图2为本实用新型提供的钳位保护电路的电路结构图;
图3为本实用新型提供的钳位子电路实施例一的电路图;
图4为本实用新型提供的钳位子电路实施例二的电路图;
图5为本实用新型提供的钳位子电路实施例三的电路图。
具体实施方式
本实用新型提供一种钳位保护电路、IGBT驱动子电路及电力电子设备,通过对第一电容的电压钳位,使得在第一晶体管发生短路时能够快速报错并切断第一晶体管的电源,提高了短路保护的速度。
本实用新型的具体实施方式是为了便于对本实用新型的技术构思、所解决的技术问题、构成技术方案的技术特征和带来的技术效果做更为详细的说明。需要说明的是,对于这些实施方式的解释说明并不构成对本发明的保护范围的限定。此外,下文所述的实施方式中所涉及的技术特征只要彼此之间不构成冲突就可以相互组合。
为了方便理解本申请实施例,首先在此介绍本申请实施例涉及到的相关要素。
IGBT(Insulated Gate Bipolar Transistor),绝缘栅双极型晶体管,是由 BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低,载流密度大,但驱动电流较大;MOSFET 驱动功率很小,开关速度快,但导通压降大,载流密度小。IGBT综合了以上两种器件的优点,驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
IGBT模块是由IGBT(绝缘栅双极型晶体管芯片)与FWD(二极管芯片) 通过特定的电路桥接封装而成的模块化半导体产品;封装后的IGBT模块直接应用于变频器、UPS不间断电源等设备上。
IGBT模块具有节能、安装维修方便、散热稳定等特点;当前市场上销售的多为此类模块化产品,一般所说的IGBT也指IGBT模块;随着节能环保等理念的推进,此类产品在市场上将越来越多见。
示例性的,如图1所示,现有的IGBT短路保护电路中,电容CBLK、电阻RBLK和二极管DHV和IGBT的集电极依次连接,且所述电容CBLK 和RBLK均与控制电路的短路保护端DESAT连接,通过电流源供I1电,为IGBT提供电压,由驱动子电路为IGBT的基极供电以驱动IGBT导通。此外,还通过所述短路保护端DESAT实时检测电压值(VDESAT),具体的,VDESAT=VCE+I1*RBLK+VDHV,VCE为IGBT的电压,所述VDHV 为二极管电压,所述I1*RBLK为电阻电压。在IGBT上电后发生短路,短路保护端DESAT先建立工作电压V1=VCE_normal+I1*RBLK+VDHV,VCE_normal为IGBT正常工作电压。在DESAT建立工作电压后,电容CBLK 以充电,使得延时时间为其中,VP为短路保护比较器U的门限电压,V1是电容CBLK的电压,进而能够加快短路响应。当检测到的电压值超过预设阈值时,则判断IGBT短路,从而通过驱动子电路关闭IGBT,并上传错误信号。
在现有技术的电路中,当IGBT上电时,电流源I1提供的电压需要先为电容CBLK充电,直至电容CBLK充满电后,再通过电阻RBLK和二极管DHV为IGBT的集电极供电,而当IGBT断电后,电容CBLK则会将存储的电量通过MOS管释放掉,释放完成后,逻辑控制电路输出的电压与所述电流源的电压相等,使得MOS管截止。这样一来,当IGBT上电时即存在短路的情况,那么由于需要为电容CBLK充电,因此存在延时时间TBLK1,所述延时时间满足公式:可知,由于IGBT刚开启时,电容CBLK需要充电,因此使得延时时间变长了。在延时时间内IGBT是导通的,因此IGBT会工作在短路状态下,时间过长容易导致IGBT损坏。
鉴于现有技术存在的上述问题,请参阅图2,本实用新型提供一种钳位保护电路,用于与第一晶体管IGBT连接,包括:第一电容C1、第一电阻 R1、第一二极管D1和用于的为第一晶体管IGBT供电的控制电路100;所述控制电路100包括用于对第一电容C1进行钳位的钳位子电路101;所述第一晶体管IGBT的第一端与所述控制电路100的驱动端连接,所述第一晶体管IGBT的第二端与所述第一二极管D1的输出端连接,所述第一二极管D1的输入端与所述第一电阻R1的一端连接,所述第一电阻R1的另一端与所述第一电容C1的一端、控制电路100的短路保护端DESAT及钳位子电路101连接,所述第一晶体管IGBT的第三那段及第一电容C1的另一端均接地。
具体实施时,本实施例中,所述由所述钳位子电路101对第一电容C1 的电压进行钳位,当所述第一晶体管IGBT开启时,由于所述第一电容C1 的电压被钳位在预设电压值,因此,不需要再对所述第一电容C1进行充电,可以迅速地经过第一电阻R1和第一二极管D1向第一晶体管IGBT的第二端供电;而当所述第一晶体管IGBT关闭时,所述第一电容C1的电压也由于钳位子电路101的存在而不被释放,因此,当所述第一晶体管IGBT在此开启时,仍然不需要对第一电容C1进行充电,进而使得所述第一晶体管 IGBT即使在开启时即处于短路状态,也能迅速的被关断,避免了所述第一晶体管IGBT长时间处在短路状态下,降低了所述第一晶体管IGBT的损坏率。
具体的,所述第一晶体管IGBT既可以为IGBT,也可以是其他类型的功率管,例如MOS、SiC、GaN等,即本实用新型的钳位保护电路也可以应用于MOS、SiC、GaN等功率器件的短路保护中。所述第一晶体管IGBT 的第一端为基极,所述第一晶体管IGBT的第二端为集电极,所述第一晶体管IGBT的第三端为发射极;需要说明的是,第一端、第二端和第三端也可以也可以为其他定义,只需调整具体的连接关系描述即可,在此只做举例,不做限定。
具体的,请继续参阅图2,所述控制电路100还包括:用于提供基准电压的基准子电路102;用于提供使能信号的逻辑控制子电路103;所述基准子电压及所述逻辑控制子电路103均与所述钳位子电路101连接。
具体实施时,本实施例中,由所述基准子电路102为所述钳位子电路 101提供基准电压,由所述逻辑控制子电路103为所述钳位子电路101提供使能信号,以控制所述钳位子电路101的工作状态,实现对所述第一电容 C1的供电,所述逻辑控制子电路103及基准子电路102由VCC供电。
具体的,请继续参阅图2,所述控制电路100还包括:用于提供驱动电压的驱动子电路104;所述驱动子电路104分别与所述逻辑控制子电路103 及所述第一晶体管IGBT的第一端连接。本实施例中,所述驱动子电路104 从控制电路100的驱动端输出驱动电压至所述第一晶体管IGBT的基极,以驱动所述第一晶体管IGBT开启。所述驱动子电路104由所述逻辑子电路供电。
具体的,请继续参阅图2,所述控制电路100还包括:用于供电的供电子电路105;所述供电子电路105与所述钳位子电路101、第一电容C1的一端、第一电阻R1的另一端连接。本实施例中,所述供电子电路105包括第二电流源,所述第二电流源接入VCC,在第一晶体管IGBT开启时,由所述第二电流源通过所述第一电阻R1和第一二极管D1为第一晶体管 IGBT的集电极供电。
具体的,请继续参阅图2,所述控制电路100还包括:用于上传错误信号的报警子电路106;所述报警子电路106与所述钳位子电路101、供电子电路105、第一电容C1的一端、第一电阻R1的另一端以及基准子电路102 连接。本实施例中,所述报警子电路106包括第三比较器U3,所述第三比较器U3的反相输入端接收所述基准子电路102提供的基准电压,所述第三比较器U3的正相输入端接收所述短路保护端DESAT的电压,当所述短路保护端DESAT的电压过高(超过预设阈值)时输出错误信号至主控电路或者上位机,实现错误信号的上传,后续还可以通过显示装置进行显示,使用户得知所述第一晶体管IGBT短路,需要进行检修。
进一步的,对所述钳位子电路101的具体实施时方式进行举例说明:
实施例一
请参阅图3,所述钳位子电路101包括第一传输门TG1、第二传输门 TG2、第一非门INV1和第一晶体管Q2;所述第一晶体管Q2的第一端与所述第一传输门TG1的第一端及第二传输门TG2的第一端连接,所述第一晶体管Q2的第二端与所述短路保护端DESAT及第一传输门TG1的第二端连接,所述第一传输门TG1的第三端与所述第一非门INV1的输出端连接,所述第一非门INV1的输入端与所述第二传输门TG2的第二端及逻辑控制子电路103连接,所述第二传输门TG2的第三端与所述基准子电路102连接,所述第一晶体管Q2的第三端接地。
具体实施时,本实施例中,所述第一晶体管Q2为PMOS管,所述第一晶体管Q2的第一端为栅极,所述第一晶体管Q2的第二端为漏极,所述第一晶体管Q2的第三端为源极。当所述第一晶体管IGBT被驱动子电路 104驱动开启时,由所述逻辑控制子电路103输出低电平的使能信号,经过所述第一非门INV1得到高电平使得所述第一传输门TG1导通,将所述第一晶体管Q2的第一端与第二端连通,使所述第一晶体管Q2的基极电压与集电极电压相等,从而使所述第一晶体管Q2截止,所述第一电容C1由所述第二电流源正常供电。当所述第一晶体管Q2关闭时,由所述逻辑控制子电路103输出高电平的使能信号使所述第二传输门TG2导通,再由所述第一非门INV1输出低电平控制所述第一传输门TG1关闭;进而使所述第一晶体管Q2的第一端接入基准电压,所述第一晶体管Q2的第二端接入短路保护端DESAT的电压;当所述短路保护端DESAT的电压高于所述基准电压加上所述第一晶体管Q2的导通电压Vgs时(即Vdesat>VREF+Vgs时),所述第一晶体管Q2导通,为所述第一电容C1放电;当所述短路保护端 DESAT电压低于所述基准电压加上所述第一晶体管Q2的导通电压Vgs时 (即Vdesat<VREF+Vgs时),则所述第一晶体管Q2截止,停止对所述第一电容C1放电,再由所述第二电流源为所述第一电容C1充电,等达到所述第一晶体管Q2的导通条件时继续为所述第一电容C1放电,如此循环,将所述第一电容C1的电压钳位在预定的值。
实施例二
请参阅图4,所述钳位子电路101包括第一运算放大器U4,所述第一运算放大器U4的使能端与所述逻辑控制子电路103连接,所述第一运算放大器U4的第一输入端与所述基准子电路102连接,所述第一运算放大电路的第二输入端与所述第一运算放大器U4的输出端及所述短路保护端 DESAT连接。
具体实施时,本实施例中,当所述第一晶体管IGBT开启时,所述逻辑控制子电路103输出低电平的使能信号至所述第一运算放大器U4,使得所述第一运算放大器U4关闭,第二电流源正常为第一晶体管IGBT的集电极供电,所述第一电容C1的电压值为预设的值;当所述第一晶体管IGBT 关闭时,所述逻辑控制子电路103输出高电平将所述第一运算放大器U4 开启,使得控制电路100短路保护端DESAT电压与基准电压相等,进而控制所述第一电容C1保持预设的电压值,实现了对所述第一电容C1的电压钳位,避免第一电容C1放电。当所述第一晶体管IGBT再次上电时,则不需要再为所述第一电容C1充电,使得所述短路保护端DESAT电压能够迅速上升至所述第一晶体管IGBT集电极到发射极的电压Vce,因此,就算所述第一晶体管IGBT开启即短路,控制电路100也能够迅速做出反应,通过驱动子电路104关闭所述第一晶体管IGBT,避免了所述第一晶体管IGBT 长时间处于短路状态,降低而来所述第一晶体管IGBT的损坏率。
实施例三
请参阅图5,所述钳位子电路101包括第一电流源、第一比较器U1、第二比较器U2、第二非门INV2、第三非门INV3、第一或非门NOR1、第二或非门NOR2及第三晶体管Q3;所述第一电流源的输入端与所述供电子电路105及第一比较器U1的正相输入端及第二比较器U2的正相输入端连接,所述第一电流源的输出端与所述第三晶体管Q3的第一端连接,所述第三晶体管Q3的第二端与所述第二非门INV2的输出端连接,所述第二非门INV2的输入端与所述第一或非门NOR1的输出端及第二或非门NOR2 的第一输入端连接,所述第一或非门NOR1的第一输入端与所述第一比较器U1的输出端连接,所述第一或非门NOR1的第二输入端与所述第二或非门NOR2的输出端连接,所述第二或非门NOR2的第二输入端与所述第三非门INV3的输出端连接,所述第三非门INV3的输入端与所述第二比较器U2的输出端连接,所述第二比较器U2的反相输入端与所述基准子电路 102的第二输出端连接,所述第一比较器U1的反相输入端与所述基准子电路102的第一输出端连接,所述第一比较器U1的使能端及所述第二比较器 U2的使能端均与所述逻辑控制子电路103连接。
具体实施时,本实施例中,当所述第一晶体管IGBT开启时,所述逻辑控制子电路103输出低电平的使能信号将所述第一比较器U1和所述第二比较器U2都关闭;此时,所述第三晶体管Q3截止,所述第一电流源关闭,整个钳位子电路101不工作,所述第二电流源输出电压至第一晶体管IGBT 的集电极同时维持第一电容C1的电压。
当所述第一晶体管IGBT关闭时,所述逻辑控制子电路103输出高电平的使能信号,将所述第一比较器U1和所述第二比较器U2开启;此时,所述第一比较器U1的正相输入端和所述第二比较器U2的正相输入端均接入短路保护端DESAT的电压,所述第一比较器U1的反相输入端接入基准子电路102的第一输出端输出的第一基准电压VREF1,所述第二比较器U2的反相输入端接入基准子电路102的第二输出端输出的第二基准电压 VREF2。
具体的,所述第一基准电压VREF1高于所述第二基准电压VREF2。当所述短路保护端DESAT的电压高于所述第一基准电压VREF1时,所述第一比较器U1输出高电平经过第一或非门NOR1输出低电平,再经过所述第二非门INV2输出高电平驱动所述第三晶体管Q3导通,使得所述第一电容C1通过所述第一电流源和第三晶体管Q3放电。当所述短路保护端 DESAT的电压在所述第一基准电压VREF1及所述第二基准电压VREF2之间时,所述第二比较器U2则输出高电平经过第三非门INV3得到低电平,再由所述第二或非门NOR2转换成高电平输出至所述第一或非门NOR1的第二输入端,而所述第一比较器U1输出低电平至所述第一或非门NOR1 的第一输入端,进而使得所述第一或非门NOR1输出低电平,再经过所述第二非门INV2得到高电平使得所述第三晶体管Q3保持导通状态,所述第二电容继续通过所述第一电流源和第三晶体管Q3放电。当所述短路保护端 DESAT的电压低于所述第二基准电压VREF2时,所述第一比较器U1和所述第二比较器U2均输出低电平,第二比较器U2输出的低电平经过所述第三非门INV3得到高电平,使得所述第二或非门NOR2输出低电平至所述第一或非门NOR1的第二输入端,使得所述第一或非门NOR1输出高电平,再经过所述第二非门INV2输出低电平,使得所述第三晶体管Q3截止,进而使所述第一电流源截止,由所述第二电流源为所述第一电容C1充电,当所述第一电容C1的电压再次上升到相应值时,继续通过所述钳位子电路101放电,使得所述短路保护端DESAT的电压保持在第一基准电压VREF1 和第二基准电压VREF2之间,实现了对第一电容C1的电压钳位。
基于上述的钳位保护电路,本实用新型还提供一种IGBT驱动子电路,包括第一晶体管IGBT和上文所述的钳位保护电路,所述钳位保护电路与所述第一晶体管IGBT连接。由于所述钳位保护电路已在上文进行了详细描述,在此不再详述。
基于上述的钳位保护电路,一种电力电子设备,包括设备本体,所述设备本体中设置有电路板,所述电路板上设置有如上文所述的钳位保护电路。此外,所述电力电子设备也可以包括上述的IGBT驱动子电路,由于所述钳位保护电路和所述IGBT驱动子电路已在上文进行了详细描述,在此不再详述。
综上所述,本实用新型提供的一种钳位保护电路、IGBT驱动子电路及电力电子设备,用于与第一晶体管连接,包括:第一电容、第一电阻、第一二极管和用于的为第一晶体管供电的控制电路;控制电路包括用于对第一电容进行钳位的钳位子电路;所述第一晶体管的第一端与所述控制电路的驱动端连接,所述第一晶体管的第二端与第一二极管的输出端连接,所述第一二极管的输入端与所述第一电阻的一端连接,所述第一电阻的另一端与所述第一电容的一端、控制电路的短路保护端及钳位子电路连接,所述第一晶体管的第三那段及第一电容的另一端均接地。本实用新型通过对第一电容的电压钳位,使得在第一晶体管发生短路时能够快速报错并切断第一晶体管的电源,提高了短路保护的速度。
可以理解的是,对本领域普通技术人员来说,可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变,而所有这些改变或替换都应属于本实用新型所附的权利要求的保护范围。
Claims (10)
1.一种钳位保护电路,其特征在于,用于与第一晶体管连接,包括:
第一电容、第一电阻、第一二极管和用于为第一晶体管供电的控制电路;
所述控制电路包括用于对第一电容进行钳位的钳位子电路;
所述第一晶体管的第一端与所述控制电路的驱动端连接,所述第一晶体管的第二端与所述第一二极管的输出端连接,所述第一二极管的输入端与所述第一电阻的一端连接,所述第一电阻的另一端与所述第一电容的一端、控制电路的短路保护端及钳位子电路连接,所述第一晶体管的第三那段及第一电容的另一端均接地。
2.根据权利要求1所述的钳位保护电路,其特征在于,所述控制电路还包括:
用于提供基准电压的基准子电路;
用于提供使能信号的逻辑控制子电路;
所述基准子电压及所述逻辑控制子电路均与所述钳位子电路连接。
3.根据权利要求1所述的钳位保护电路,其特征在于,所述控制电路还包括:
用于提供驱动电压的驱动子电路;
所述驱动子电路分别与所述第一晶体管的第一端连接。
4.根据权利要求1所述的钳位保护电路,其特征在于,所述控制电路还包括:
用于供电的供电子电路;
所述供电子电路与所述钳位子电路、第一电容的一端、第一电阻的另一端连接。
5.根据权利要求2所述的钳位保护电路,其特征在于,所述控制电路还包括:
用于上传错误信号的报警子电路;
所述报警子电路与所述钳位子电路、第一电容的一端、第一电阻的另一端以及基准子电路连接。
6.根据权利要求2所述的钳位保护电路,其特征在于,所述钳位子电路包括第一传输门、第二传输门、第一非门和第二晶体管;所述第二晶体管的第一端与所述第一传输门的第一端及第二传输门的第一端连接,所述第二晶体管的第二端与所述短路保护端及第一传输门的第二端连接,所述第一传输门的第三端与所述第一非门的输出端连接,所述第一非门的输入端与所述第二传输门的第二端及逻辑控制子电路连接,所述第二传输门的第三端与所述基准子电路连接,所述第二晶体管的第三端接地。
7.根据权利要求2所述的钳位保护电路,其特征在于,所述钳位子电路包括第一运算放大器,所述第一运算放大器的使能端与所述逻辑控制子电路连接,所述第一运算放大器的第一输入端与所述基准子电路连接,所述第一运算放大电路的第二输入端与所述第一运算放大器的输出端及所述短路保护端连接。
8.根据权利要求2所述的钳位保护电路,其特征在于,所述钳位子电路包括第一电流源、第一比较器、第二比较器、第二非门、第三非门、第一或非门、第二或非门及第三晶体管;
所述第一电流源的输入端与电源及第一比较器的正相输入端及第二比较器的正相输入端连接,所述第一电流源的输出端与所述第三晶体管的第一端连接,所述第三晶体管的第二端与所述第二非门的输出端连接,所述第二非门的输入端与所述第一或非门的输出端及第二或非门的第一输入端连接,所述第一或非门的第一输入端与所述第一比较器的输出端连接,所述第一或非门的第二输入端与所述第二或非门的输出端连接,所述第二或非门的第二输入端与所述第三非门的输出端连接,所述第三非门的输入端与所述第二比较器的输出端连接,所述第二比较器的反相输入端与所述基准子电路的第二输出端连接,所述第一比较器的反相输入端与所述基准子电路的第一输出端连接,所述第一比较器的使能端及所述第二比较器的使能端均与所述逻辑控制子电路连接。
9.一种IGBT驱动子电路,其特征在于,包括第一晶体管和权利要求1-8任意一项所述的钳位保护电路,所述钳位保护电路与所述第一晶体管连接。
10.一种电力电子设备,其特征在于,包括设备本体,所述设备本体中设置有电路板,所述电路板上设置有如权利要求1-8任意一项所述的钳位保护电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022032802.4U CN213243522U (zh) | 2020-09-16 | 2020-09-16 | 一种钳位保护电路、igbt驱动子电路及电力电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022032802.4U CN213243522U (zh) | 2020-09-16 | 2020-09-16 | 一种钳位保护电路、igbt驱动子电路及电力电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213243522U true CN213243522U (zh) | 2021-05-18 |
Family
ID=75874277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022032802.4U Active CN213243522U (zh) | 2020-09-16 | 2020-09-16 | 一种钳位保护电路、igbt驱动子电路及电力电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213243522U (zh) |
-
2020
- 2020-09-16 CN CN202022032802.4U patent/CN213243522U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102236287B1 (ko) | GaN 트랜지스터 기반 파워 컨버터를 위한 부트스트랩 커패시터 과전압 관리 회로 | |
US8760200B2 (en) | Gate driving apparatus | |
US10886912B2 (en) | Gate circuit and gate drive circuit for power semiconductor switch | |
US20210119627A1 (en) | Gate driver bootstrap circuits and related methods | |
KR101758808B1 (ko) | 지능형 파워 모듈 및 그의 전원구동모듈 | |
KR102026931B1 (ko) | 전력 스위치용 단락보호회로 | |
CN210536285U (zh) | 用于保护igbt的内置于驱动ic的主动钳位电路 | |
US10784770B2 (en) | Conversion circuit | |
US10529702B2 (en) | Method and circuitry for on-chip electro-static discharge protection scheme for low cost gate driver integrated circuit | |
CN107154792B (zh) | 用于开关单元的反向电流保护 | |
CN111555595A (zh) | 一种开启速率可控的GaN功率管栅驱动电路 | |
US9059697B2 (en) | Drive circuit and drive method for driving normally-on-type transistor | |
US9595947B2 (en) | Driver device for transistors, and corresponding integrated circuit | |
US6917227B1 (en) | Efficient gate driver for power device | |
CN106708154B (zh) | 一种单电源电路和电源系统 | |
CN213243522U (zh) | 一种钳位保护电路、igbt驱动子电路及电力电子设备 | |
EP3477861A1 (en) | Switching device and power conversion device | |
CN106953627B (zh) | 功率器件的栅极驱动电路 | |
US10784795B1 (en) | Conversion circuit | |
CN106100433A (zh) | 一种适用于多种调制模式的脉冲供电电路 | |
US6832356B1 (en) | Gate driver for power device | |
CN113541249B (zh) | 基于预驱动模块实现充电路径控制的电路装置及电子设备 | |
Xue et al. | Analysis and optimization of buffer circuits in high current gate drives | |
CN210578336U (zh) | 一种电机驱动系统 | |
CN205232014U (zh) | 智能功率模块和采用该智能功率模块的pcb单面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |