CN213181767U

CN213181767U - 一种频率计

Info

Publication number: CN213181767U
Application number: CN202022188409.4U
Authority: CN
Inventors: 钱飞燕; 李杰梅; 谢佳明
Original assignee: Kunming University of Science and Technology
Current assignee: Kunming University of Science and Technology
Priority date: 2020-09-29
Filing date: 2020-09-29
Publication date: 2021-05-11
Anticipated expiration: 2030-09-29

Abstract

本实用新型公开了一种频率计，包括暂稳态电路、与门、74LS160芯片组、控制电路及八段数码管显示电路；暂稳态电路、待测频率信号共同作为与门的两个输入端、与门的输出端接74LS160芯片组，74LS160芯片组输出端接控制电路及八段数码管显示电路。本实用新型仅需市面上常用的、价格低廉的数字技术芯片74LS160、555定时器、八段数码管就可构建频率计，其成本低廉、设计思路易懂，结构简易，若频率计存在毁坏的情况，用户也能自行维护。

Description

一种频率计

技术领域

本实用新型涉及一种频率计，属于频率计设计领域。

背景技术

在市面上，频率计种类多样，但是普遍存在价格昂贵、电路复杂等缺陷。

因此有必要提供一种性价比高、电路相对简单的频率计，而建立一种成本低的频率计，需要考虑其构成及连接。

发明内容

本实用新型提供了一种频率计，以用于通过合理的构成及连接搭建一种简易的频率计实现频率计数。

本实用新型的技术方案是：一种频率计，包括暂稳态电路、与门、74LS160芯片组、控制电路及八段数码管显示电路；暂稳态电路、待测频率信号共同作为与门的两个输入端、与门的输出端接74LS160芯片组，74LS160芯片组输出端接控制电路及八段数码管显示电路。

所述暂稳态电路由555芯片及其附属的电阻R1、电阻R2、电阻R3、电容C1、电容C2、开关SW1组成；555芯片的1号引脚接地，555芯片的2号引脚与555芯片的4号引脚相连共同连接在开关SW1一端与电阻R1一端的连线之间，电阻R1 的另一端接VCC，开关SW1另一端接地，555芯片的3号引脚连接与门的一端输入、电阻R3的一端，电阻R3另一端接VCC，555芯片的5号引脚通过电容C2连接到地，555芯片的6号引脚与555芯片的7号引脚相连共同接在电阻R2一端与电容C1 一端连线之间，电阻R2的另一端接VCC，电容C1另一端接地，555芯片的8号引脚与电源相连。

所述74LS160芯片组由74LS160芯片构成，74LS160芯片取一个或者多个， 74LS160芯片的数量与八段数码管显示电路中八段数码管的数量相等；如果74LS160 芯片为一个，则与门的输出端接74LS160芯片的2号引脚，74LS160芯片的输出端四个引脚Q0～Q3接八段数码管显示电路中的八段数码管，74LS160芯片的9号引脚接控制电路；如果74LS160芯片为多个，最低位74LS160芯片的2号引脚接门电路的输出端，每个74LS160芯片的输出端四个引脚Q0～Q3接八段数码管显示电路中对应的八段数码管，每个74LS160芯片的9号引脚接控制电路，多个74LS160芯片之间相接：通过低位74LS160芯片的15号引脚与高位74LS160芯片的2号引脚连接。

所述控制电路由电阻R4、开关SW2组成；电阻R4的一端连接VCC，电阻R4 的另一端连接着74LS160芯片组中74LS160芯片的9号引脚及开关SW2一端，开关 SW2另一端连接地。

本实用新型的有益效果是：本实用新型仅需市面上常用的、价格低廉的数字技术芯片74LS160、555定时器、八段数码管就可构建频率计，其成本低廉、设计思路易懂，结构简易。

附图说明

图1是本实用新型的一种实施框图；

图2是本实用新型图1所示框图的具体原理图。

具体实施方式

实施例1：如图1-2所示，一种频率计，包括暂稳态电路、与门、74LS160芯片组、控制电路及八段数码管显示电路；暂稳态电路、待测频率信号共同作为与门的两个输入端、与门的输出端接74LS160芯片组，74LS160芯片组输出端接控制电路及八段数码管显示电路。

进一步地，可以设置所述暂稳态电路由555芯片及其附属的电阻R1、电阻R2、电阻R3、电容C1、电容C2、开关SW1组成；此模块用以产生一秒时长的高电平信号，具体连接方式为：555芯片的1号引脚是GND，接地，555芯片的2号引脚是 TRIG，与555芯片的4号引脚相连共同连接在开关SW1一端与电阻R1一端的连线之间，电阻R1的另一端接VCC，开关SW1另一端接地，555芯片的3号引脚是OUT，连接与门的一端输入、电阻R3的一端，电阻R3另一端接VCC，555芯片的5号引脚是CVOLT，通过电容C2连接到地，555芯片的6号引脚是THOLD，与555芯片的7号引脚相连共同接在电阻R2一端与电容C1一端连线之间，电阻R2的另一端接VCC，电容C1另一端接地，555芯片的8号引脚是VCC，与电源相连。

进一步地，可以设置所述与门的两个输入端分别连接一秒暂稳态电路的输出端第3引脚和待测频率信号，用以对待测频率信号进行一秒钟的采样。

进一步地，可以设置所述74LS160芯片组由74LS160芯片构成，74LS160芯片取一个或者多个，74LS160芯片的数量与八段数码管显示电路中八段数码管的数量相等；如果74LS160芯片为一个，则与门的输出端接74LS160芯片的2号引脚， 74LS160芯片的输出端四个引脚Q0～Q3接八段数码管显示电路中的八段数码管，74LS160芯片的9号引脚接控制电路；如果74LS160芯片为多个，最低位74LS160 芯片的2号引脚接门电路的输出端，每个74LS160芯片的输出端四个引脚Q0～Q3 接八段数码管显示电路中对应的八段数码管，每个74LS160芯片的9号引脚接控制电路，多个74LS160芯片之间相接：通过低位74LS160芯片的15号引脚与高位 74LS160芯片的2号引脚连接(如74LS160芯片为3个，用于控制个位的与控制十位的连接(其中个位为低位、十位为高位)，用于控制十位的与用于控制百位的连接(其中十位为低位、百位为高位))。所述74LS160芯片组中74LS160芯片引脚EP、 ET为控制使能端，用来实现计数器不同的功能状态。CP是脉冲引脚，RD'(低电平有效)为复位引脚，LD'(低电平有效)为置数引脚。D0～D3为预置数值的输入引脚，Q0～Q3为计数器计数值输出引脚，C0为进位标志位。74LS160芯片的1、7、 10、16引脚皆连接着VCC，74LS160芯片的3、4、5、6、8引脚皆连接着地。

以图2为例：与门的输出端连接着低位74LS160芯片的CP端，低位74LS160 芯片对与门输出端的频率信号进行计数，高位74LS160芯片的CP端用连接着低位 74LS160芯片的C0端，其用以当低位74LS160芯片计数满9之后的进位计数，即当与门输出的频率信号若为“16”时，低位74LS160芯片计数值为6，高位74LS160 芯片计数值为1；八段数码管显示电路由个位数、十位数的两个八段数码管组成，个位数数码管的四个引脚分别连接着低位74LS160芯片的输出端四个引脚Q0～Q3，用以显示低位74LS160计数器所计数数值；十位数数码管的四个引脚分别连接着高位 74LS160芯片的输出端四个引脚Q0～Q3，用以显示高位74LS160计数器所计数数值。

进一步地，可以设置所述控制电路由电阻R4、开关SW2组成；电阻R4的一端连接VCC，电阻R4的另一端连接着74LS160芯片组中74LS160芯片的9号引脚及开关SW2一端，开关SW2另一端连接地。该控制电路主要负责高、低位74LS160 芯片的复位工作，当SW2闭合时，高、低位74LS160芯片计数值归零。

本实用新型的工作原理是：

以图1、图2所示的结构用于对待测频率为89Hz进行测试，框图如图1所示：主要包括一秒待测频率信号、暂稳态电路、与门、低位74LS160芯片、高位74LS160 芯片、控制电路及八段数码管显示电路。设置暂稳态电路定时一秒，将其于待测频率信号共同作为与门的两个输入端，与门的输出端连接低位74LS160计数器的脉冲输入端。低位74LS160芯片、高位74LS160芯片及控制电路组成一个同步置数计数器，该计数器对脉冲信号的上升沿进行加1计数。高位74LS160芯片的输出端连接一个十位数的八段数码管，低位74LS160芯片的输出端连接一个个位数的八段数码管，若待测频率超过两个数码管所能显示范围，则只需增加74LS160芯片及八段数码管即可，数码管将同步置数计数器所测数值显示出来，显示数值即为一秒时间内待测频率信号的上升沿个数，即为待测频率信号的频率值。

具体的：设待测频率信号为89Hz，首先将SW2闭合再断开，使两个计数器芯片计数值清零。闭合SW1，一秒暂稳态电路开始一秒时长的计时，此一秒时间内555 芯片的3号引脚输出高电平，其与待测频率信号共同输入与门，经过与门后输出的为一秒时长内待测频率的方波信号，该为有89个方波的信号。一秒时间后555芯片的3号引脚输出低电平。由与门输出的一秒时长内待测频率的方波信号输入低位 74LS160的2号引脚，配合高位74LS160芯片开始对89个方波信号进行技计数。计数数值为89，即高位74LS160芯片计数值为8，低位74LS160芯片计数值为9，个位数数码挂显示值为9，十位数数码管显示值为8。依据数码管显示值，在一秒时间内数值为89，可知待测频率为89Hz。若频率大于89Hz时，可相应添加74LS160芯片及八段数码管个数。

上面结合附图对本实用新型的具体实施方式作了详细说明，但是本实用新型并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。

Claims

1.一种频率计，其特征在于：包括暂稳态电路、与门、74LS160芯片组、控制电路及八段数码管显示电路；暂稳态电路、待测频率信号共同作为与门的两个输入端、与门的输出端接74LS160芯片组，74LS160芯片组输出端接控制电路及八段数码管显示电路。

2.根据权利要求1所述的频率计，其特征在于：所述暂稳态电路由555芯片及其附属的电阻R1、电阻R2、电阻R3、电容C1、电容C2、开关SW1组成；555芯片的1号引脚接地，555芯片的2号引脚与555芯片的4号引脚相连共同连接在开关SW1一端与电阻R1一端的连线之间，电阻R1的另一端接VCC，开关SW1另一端接地，555芯片的3号引脚连接与门的一端输入、电阻R3的一端，电阻R3另一端接VCC，555芯片的5号引脚通过电容C2连接到地，555芯片的6号引脚与555芯片的7号引脚相连共同接在电阻R2一端与电容C1一端连线之间，电阻R2的另一端接VCC，电容C1另一端接地，555芯片的8号引脚与电源相连。

3.根据权利要求1所述的频率计，其特征在于：所述74LS160芯片组由74LS160芯片构成，74LS160芯片取一个或者多个，74LS160芯片的数量与八段数码管显示电路中八段数码管的数量相等；如果74LS160芯片为一个，则与门的输出端接74LS160芯片的2号引脚，74LS160芯片的输出端四个引脚Q0～Q3接八段数码管显示电路中的八段数码管，74LS160芯片的9号引脚接控制电路；如果74LS160芯片为多个，最低位74LS160芯片的2号引脚接门电路的输出端，每个74LS160芯片的输出端四个引脚Q0～Q3接八段数码管显示电路中对应的八段数码管，每个74LS160芯片的9号引脚接控制电路，多个74LS160芯片之间相接：通过低位74LS160芯片的15号引脚与高位74LS160芯片的2号引脚连接。

4.根据权利要求1所述的频率计，其特征在于：所述控制电路由电阻R4、开关SW2组成；电阻R4的一端连接VCC，电阻R4的另一端连接着74LS160芯片组中74LS160芯片的9号引脚及开关SW2一端，开关SW2另一端连接地。