CN213072607U - 低功耗唤醒电路 - Google Patents

Abstract

本申请提供一种低功耗唤醒电路，包括：供电单元；PMOS开关电路，其输入端电性连接于供电单元；NMOS开关电路，其输出端电性连接于PMOS开关电路的输入端；直流变换器，其输入端电性连接于PMOS开关电路的输出端；控制器，其输入端电性连接于直流变换器的输出端，控制器的输出端电性连接于NMOS开关电路的输入端；二极管矩阵电路，其输出端电性连接于PMOS开关电路的输入端；NMOS矩阵电路，其输出端电性连接于PMOS开关电路的输入端；低电平唤醒源，其输出端电性连接于NMOS矩阵的输入端；高电平唤醒源，其输出端电性连接于二极管矩阵的输入端。具有功耗较低，不明显增加系统重量，降低电池组维护频次，降低维护成本，具有经济性和技术先进性的优点。

Description

低功耗唤醒电路

技术领域

本申请涉及设备电路领域，具体而言，涉及一种低功耗唤醒电路。

背景技术

民用无人机制造业是近几年快速发展的新兴产业，在个人消费、植保、测绘、能源等领域得到广泛应用，在国民经济和社会生产生活中正发挥越来越重要的作用。但在电池长期待机控制方面，目前大多采用MCU或功能器件休眠和深度休眠实现，其待机功耗较大，而且待机时间短。

实用新型内容

本申请实施例的目的在于提供一种低功耗唤醒电路，用以解决现有技术中存在的技术问题。

本实用新型实施例提供一种低功耗唤醒电路，包括：供电单元；PMOS开关电路，其输入端电性连接于供电单元；NMOS开关电路，其输出端电性连接于PMOS开关电路的输入端；直流变换器，其输入端电性连接于PMOS开关电路的输出端；控制器，其输入端电性连接于直流变换器的输出端，控制器的输出端电性连接于NMOS开关电路的输入端；二极管矩阵电路，其输出端电性连接于PMOS开关电路的输入端；NMOS矩阵电路，其输出端电性连接于PMOS开关电路的输入端；低电平唤醒源，其输出端电性连接于NMOS矩阵的输入端；高电平唤醒源，其输出端电性连接于二极管矩阵的输入端。

于一实施例中，PMOS开关电路包括：PMOS管Q1，其源极电性连接于供电单元，其漏极电性连接于直流变换器；电阻R1，电性连接在PMOS管Q1的源极和栅极之间；电阻R2，其一端电性连接于PMOS管Q1的栅极，另一端电性连接于NMOS开关电路的输出端。

于一实施例中，PMOS管Q1的耐压值大于供电单元上限电压的1.5倍。

于一实施例中，NMOS开关电路包括：NMOS管Q2，其源极电性连接于PMOS开关电路，其漏极接地；电阻R3，其一端电性连接于NMOS管Q2的栅极，其另一端电性连接于控制器；电阻R4，电性连接在NMOS管Q2的栅极与漏极之间。

于一实施例中，NMOS管Q2的耐压值大于供电单元上限电压的1.5倍。

于一实施例中，低电平唤醒源至少设置一个。

于一实施例中，二极管矩阵电路包括至少一个二极管，二极管的数量等于低电平唤醒源的数量。

于一实施例中，NMOS矩阵电路包括：NMOS管Q3，其源极电性连接于PMOS开关电路，其漏极接地；电阻R5，其一端电性连接于NMOS管Q3的栅极，其另一端电性连接于高电平唤醒源的输出端；电阻R6，电性连接在NMOS管Q3的栅极与漏极之间。

于一实施例中，高电平唤醒源至少设置一个。

于一实施例中，NMOS管Q3至少设置一个，NMOS管Q3的数量等于高电平唤醒源的数量。

本申请提供的低功耗唤醒电路相比现有DCDC直连、DCDC深度休眠方式功耗较低，不明显增加系统重量，降低电池组维护频次,降低维护成本，具有经济性和技术先进性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种低功耗唤醒电路的实现原理框图；

图2为本申请实施例提供的一种低功耗唤醒电路的电路图。

图标：供电单元1、PMOS开关电路2、NMOS开关电路3、直流变换器4、控制器5、二极管矩阵电路6、NMOS矩阵电路7、低电平唤醒源8、高电平唤醒源9，低功耗唤醒电路10。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图1为本申请实施例提供的一种低功耗唤醒电路10的实现原理框图，低功耗唤醒电路10包括：供电单元1、PMOS开关电路2、NMOS开关电路3、直流变换器4、控制器5、二极管矩阵电路6、NMOS矩阵电路7、低电平唤醒源8和高电平唤醒源9。

于一实施例中，PMOS开关电路2的输入端电性连接于供电单元1，NMOS开关电路3的输出端电性连接于PMOS开关电路2的输入端。直流变换器4的输入端电性连接于PMOS开关电路2的输出端。控制器5的输入端电性连接于直流变换器4的输出端，控制器5的输出端电性连接于NMOS开关电路3的输入端。二极管矩阵电路6的输出端电性连接于PMOS开关电路2的输入端。NMOS矩阵电路7的输出端电性连接于PMOS开关电路2的输入端。低电平唤醒源8的输出端电性连接于NMOS矩阵电路7的输入端。高电平唤醒源9的输出端电性连接于二极管矩阵电路6的输入端。

其中，供电单元1通过PMOS开关电路2给后端器件直流变换器4(DCDC)进行供电。PMOS开关电路2默认为断开，PMOS开关电路2的输入输出两端的断开与闭合受NMOS开关电路3、二极管矩阵电路6和NMOS矩阵电路7共同控制。控制关系为“或”，即连接的NMOS开关电路3、二极管矩阵电路6和NMOS矩阵电路7中任意一端有效，则PMOS开关电路2导通，NMOS开关电路3、二极管矩阵电路6和NMOS矩阵电路7中同时无效，则PMOS开关电路2断开。

于一实施例中，供电单元1可以是电池组，控制器5可以是单片机MCU(Microcontroller Unit)。

图2为本申请实施例提供的一种低功耗唤醒电路10的电路图，如图2所示，PMOS开关电路2包括：PMOS管Q1、电阻R1和电阻R2。

其中，PMOS管Q1的源极电性连接于供电单元1，PMOS管Q1的漏极电性连接于直流变换器4。电阻R1电性连接在PMOS管Q1的源极和栅极之间。电阻R2的一端电性连接于PMOS管Q1的栅极，电阻R2的另一端电性连接于NMOS开关电路3的输出端。

于一实施例中，PMOS管Q1的耐压值大于供电单元1上限电压的1.5倍。R1和R2进行比例分压，电阻R1具备保护PMOS管Q1的作用。

如图2所示，NMOS开关电路3包括：NMOS管Q2、电阻R3和电阻R4。

其中，NMOS管Q2的源极电性连接于PMOS开关电路2，NMOS管Q2的漏极接地。电阻R3的一端电性连接于NMOS管Q2的栅极，电阻R3的另一端电性连接于控制器5。电阻R4电性连接在NMOS管Q2的栅极与漏极之间。

于一实施例中，NMOS管Q2的耐压值大于供电单元1上限电压的1.5倍。R3和R4进行比例分压，电阻R4具备保护NMOS管Q2的作用。

于一实施例中，二极管矩阵电路6包括至少一个二极管，二极管的数量等于低电平唤醒源8的数量。低电平唤醒源8至少设置一个。

于一实施例中，NMOS矩阵电路7包括：NMOS管Q3、电阻R5和电阻R6。

其中，NMOS管Q3的源极电性连接于PMOS开关电路2，NMOS管Q3的漏极接地。电阻R5的一端电性连接于NMOS管Q3的栅极，电阻R5的另一端电性连接于高电平唤醒源9的输出端。电阻R6电性连接在NMOS管Q3的栅极与漏极之间。

于一实施例中，NMOS管Q3至少设置一个，NMOS管Q3的数量等于高电平唤醒源9的数量。高电平唤醒源9至少设置一个。

于一实施例中，默认状态下PMOS开关电路2断开，供电单元1对外耗电小于1uA，在外部唤醒源有效的情况下，PMOS管Q1闭合，供电单元1通过PMOS管Q1给后端器件DCDC进行供电，DCDC产生的电压保持MCU正常工作，MCU输出高电平控制NMOS开关闭合进而维持在外部唤醒消失的情况下电路供电正常。在外部无唤醒源需要电路进行休眠时，MCU输出低电平控制NMOS开关电路3断开，使供电单元1的功耗降至最低，不大于1uA。

在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

以上仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种低功耗唤醒电路，其特征在于，包括：

供电单元；

PMOS开关电路，其输入端电性连接于所述供电单元；

NMOS开关电路，其输出端电性连接于所述PMOS开关电路的输入端；

直流变换器，其输入端电性连接于所述PMOS开关电路的输出端；

控制器，其输入端电性连接于所述直流变换器的输出端，所述控制器的输出端电性连接于所述NMOS开关电路的输入端；

二极管矩阵电路，其输出端电性连接于所述PMOS开关电路的输入端；

NMOS矩阵电路，其输出端电性连接于所述PMOS开关电路的输入端；

低电平唤醒源，其输出端电性连接于所述NMOS矩阵的输入端；

高电平唤醒源，其输出端电性连接于所述二极管矩阵的输入端。

2.根据权利要求1所述的低功耗唤醒电路，其特征在于，所述PMOS开关电路包括：

PMOS管Q1，其源极电性连接于所述供电单元，其漏极电性连接于所述直流变换器；

电阻R1，电性连接在所述PMOS管Q1的源极和栅极之间；

电阻R2，其一端电性连接于所述PMOS管Q1的栅极，另一端电性连接于所述NMOS开关电路的输出端。

3.根据权利要求2所述的低功耗唤醒电路，其特征在于，所述PMOS管Q1的耐压值大于所述供电单元上限电压的1.5倍。

4.根据权利要求1所述的低功耗唤醒电路，其特征在于，所述NMOS开关电路包括：

NMOS管Q2，其源极电性连接于所述PMOS开关电路，其漏极接地；

电阻R3，其一端电性连接于所述NMOS管Q2的栅极，其另一端电性连接于所述控制器；

电阻R4，电性连接在所述NMOS管Q2的栅极与漏极之间。

5.根据权利要求4所述的低功耗唤醒电路，其特征在于，所述NMOS管Q2的耐压值大于所述供电单元上限电压的1.5倍。

6.根据权利要求1所述的低功耗唤醒电路，其特征在于，所述低电平唤醒源至少设置一个。

7.根据权利要求6所述的低功耗唤醒电路，其特征在于，所述二极管矩阵电路包括至少一个二极管，所述二极管的数量等于低电平唤醒源的数量。

8.根据权利要求1所述的低功耗唤醒电路，其特征在于，所述NMOS矩阵电路包括：

NMOS管Q3，其源极电性连接于所述PMOS开关电路，其漏极接地；

电阻R5，其一端电性连接于所述NMOS管Q3的栅极，其另一端电性连接于所述高电平唤醒源的输出端；

电阻R6，电性连接在所述NMOS管Q3的栅极与漏极之间。

9.根据权利要求8所述的低功耗唤醒电路，其特征在于，所述高电平唤醒源至少设置一个。

10.根据权利要求9所述的低功耗唤醒电路，其特征在于，所述NMOS管Q3至少设置一个，所述NMOS管Q3的数量等于所述高电平唤醒源的数量。

Images