CN213072457U - 同步整流控制电路及电压变换器 - Google Patents

Abstract

公开了一种同步整流控制电路，包括第一触发器、第一比较器、第二比较器和延时电路，第一比较器比较同步整流管漏源电压和检测起始信号，提供第一控制信号，第二比较器比较同步整流管漏源电压和检测终止信号，提供第三控制信号至第一触发器的第二输入端，延时电路延时第一控制信号提供第二控制信号至第一触发器的第一输入端。本实用新型的同步整流控制电路的延时电路的延时时间为判断整流管的体二极管为正常导通还是寄生振荡导通的阈值，即判断第三控制信号的有效起始时间是在第二控制信号的有效起始时间之前还是之后，分别对应第一触发器在维持原输出态之前将其置为两种输出态，控制同步整流管的适时导通和关断。

Description

同步整流控制电路及电压变换器

技术领域

本实用新型涉及电子电路技术领域，特别涉及一种同步整流控制电路及电压变换器。

背景技术

反激式电压变换器如图1所示，包括原边电路和副边电路，原边电路和副边电路通过变压器T隔离，原边电路电回路上包括原边开关Q，通过原边开关Q的开关动作可将能量传递至副边电路，副边电路包括与变压器T副边串联的输出电容C0和设置在变压器T的副边与输出电容C0之间的同步整流管SR，输出电容的两端耦接负载load。其中，为提高电源效率，副边的同步整流管通常采用阻值比二极管或体二极管低的、同步导通状态损耗低的同步整流管，通过适时地控制同步整流管的导通和关断实现高效率整流功能。

其中，对于电压控制型的同步整流管，一般通过检测同步整流管SR的漏源电压Vds来判断同步整流管的导通时间点，如图2所示，当检测到Vds小于第二阈值电压Vth2时，认为同步整流管的体二极管已经导通，可以控制同步整流管导通。

在现有技术中，当电路工作在DCM(Discontinuous Conduction Mode非连续导通模式)模态时，电路会产生寄生振荡，寄生振荡也有可能会导致同步整流管SR的体二极管导通，进而在寄生振荡下误导通同步整流管SR，如图2所示，在现有技术中，PWM(Pulse WidthModulation，脉冲宽度调制)信号对应控制同步整流管SR的导通，在PWM信号之后跟随设置有Blank(空白)信号，Blank信号对应寄生振荡时间，控制同步整流管SR维持关断，以防止同步整流管SR的误导通。但是，如果电源需要兼容CCM(Continuous Conduction Mode，连续导通模式)、QR(quasi-resonant，准谐振)模式和DCM工作，Blank信号的空白时间会妨碍同步整流管SR在QR和CCM工作模式下的正常导通，从而降低电源效率。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种同步整流控制电路及电压变换器，从而提高电源效率。

根据本实用新型的一方面，提供一种同步整流控制电路，包括同步整流管漏源电压接收端和同步整流管栅极控制信号输出端，其特征在于，包括：

第一比较器，包括与所述同步整流管漏源电压接收端耦接的输入端、检测起始信号输入端和第一控制信号输出端；

延时电路，包括与所述第一控制信号输出端耦接的输入端和第二控制信号输出端；

第二比较器，包括与所述同步整流管漏源电压接收端耦接的输入端、检测终止信号输入端和第三控制信号输出端；

第一触发器，所述第一触发器的第一输入端与所述延时电路的第二控制信号输出端耦接，第二输入端端与所述第二比较器的第三控制信号输出端耦接，输出端耦接至所述同步整流管栅极控制信号输出端。

可选地，所述延时电路包括：

电容器，所述电容器的第一端耦接电流源的输出端，第二端接地；

开关，串联在所述电容器的两端，所述开关包括开关控制端，所述开关控制端与所述第一控制信号输出端耦接；

第三比较器，包括与所述电容器的第一端耦接的输入端、第三参考信号输入端和输出端，所述第三比较器的输出端为所述第二控制信号输出端。

可选地，所述延时电路的第三参考信号输入端与外部的延时时间控制信号配置电路的延时时间控制信号输出端耦接。

可选地，所述延时电路还包括反相器，所述反相器正向耦接在所述第一控制信号输出端与所述开关的开关控制端之间；

所述开关为NMOS管，所述NMOS管的栅极为所述开关控制端。

可选地，还包括：

或门，耦接在所述第二控制信号输出端与所述第一触发器的第一输入端之间，所述或门包括第一输入端、第二输入端和输出端，所述或门的第二输入端耦接所述第二控制信号输出端，所述或门的输出端耦接至所述第一触发器的第一输入端；

脉冲发生器，所述脉冲发生器的输入端耦接所述第一控制信号输出端，所述脉冲发生器的脉冲输出端耦接至所述或门的第一输入端。

可选地，还包括：

与门，所述与门包括与所述第一控制信号输出端耦接的第一输入端、与所述第一触发器的输出端耦接的第二输入端和输出端。

可选地，还包括：

第二触发器，所述第二触发器的置位端耦接至所述与门的输出端，所述第二触发器的输出端耦接至所述同步整流管栅极控制信号输出端；

同步整流管关断检测模块，包括与所述同步整流管漏源电压接收端耦接的输入端和耦接至所述第二触发器的复位端的同步整流管关断信号输出端。

可选地，还包括：

第二触发器，所述第二触发器的置位端耦接至所述第一触发器的输出端，所述第二触发器的输出端耦接至所述同步整流管栅极控制信号输出端，所述第二触发器为复位主导触发器；

同步整流管关断检测模块，包括与所述同步整流管漏源电压接收端耦接的输入端和耦接至所述第二触发器的复位端的同步整流管关断信号输出端。

可选地，所述同步整流管关断检测模块包括：

第四比较器，包括与所述同步整流管漏源电压接收端耦接的输入端、第四参考信号输入端和耦接至所述第二触发器的复位端的同步整流管关断信号输出端。

可选地，所述第一触发器为RS触发器，所述RS触发器的置位端为所述第一触发器的第一输入端，所述RS触发器的复位端为所述第一触发器的第二输入端，所述RS触发器的反相输出端为所述第一触发器的输出端。

根据本实用新型的另一方面，提供一种电压变换器，包括：

变压器，所述变压器连接原边电路和副边电路，所述副边电路包括同步整流管；

根据本实用新型提供的同步整流控制电路，其中，所述同步整流控制电路的同步整流管栅极控制信号输出端与所述同步整流管的栅极耦接。

本实用新型提供的同步整流控制电路包括第一触发器、第一比较器、第二比较器和延时电路，第一比较器比较同步整流管漏源电压和检测起始信号，提供第一控制信号，第二比较器比较同步整流管漏源电压和检测终止信号，提供第三控制信号，延时电路延时第一控制信号提供第二控制信号，第二控制信号提供给第一触发器的第一输入端，第三控制信号提供给第一触发器的第二输入端，其中，延时电路的延时时间为判断整流管的体二极管为正常导通还是寄生振荡导通的阈值，即第三控制信号的有效起始时间是在第二控制信号的有效起始时间之前还是之后，分别对应第一触发器在维持原输出态之前将其置为两种输出态，分别对应同步整流管的导通和关断。

延时电路通过电容器的第一端充电至延时时间控制信号电平的时间来确定延时时间，电容器性能稳定，延时实现简单有效。

延时时间控制信号由外部的延时时间控制信号配置电路配置，可在外部调节，在电路设计完成后，可再调节延时时间，以适用于不同的电压变换器的同步整流规格，且与电容器的延时时间控制设计相匹配，还可以适用于器件老化带来的参数改变，调节延时时间控制信号可弥补老化带来的误差，提升实用性。

延时电路的电容器的充放电由开关控制，开关选择NMOS管，其响应速度快，延时时间精度高。

设计或门和脉冲发生器，在第一控制信号有效起始时提供一个窄脉冲，与第二控制信号执行或逻辑后提供给第一触发器的第一输入端，可将第一触发器的输出端初始化为0，对应同步整流管的关断，避免同步整流管的误开启。

设置与门，将第一控制信号和第一触发器的输出端的输出态执行和逻辑后控制同步整流管的开启，可以避免第一触发器在输出态不明的时间内受其它信号干扰而误输出有效的同步整流管栅极控制信号，避免该时间内的同步整流管的误开启。

设置复位主导的第二触发器和同步整流管关断检测模块，同步整流管关断检测模块的输出端耦接至第二触发器的复位端，独立主控同步蒸馏段的关断，在同步整流管需求关断的时间内保障同步整流管关断，避免误导通。

本实用新型提供的电压变化器包括由变压器连接的原边电路和副边电路，其中，副边电路包括同步整流管，并采用本实用新型提供的同步整流控制电路控制该同步整流管，可以避免该同步整流管在寄生振荡时间内导通，提高了电压变换器的工作效率。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据现有技术的反激式电压变换器的结构示意图；

图2示出了根据现有技术的同步整流管的控制信号时序图；

图3示出了根据本实用新型实施例的同步整流控制电路的结构示意图；

图4示出了根据本实用新型实施例的脉冲发生器的工作时序图；

图5示出了根据本实用新型实施例的同步整流控制电路的部分时序图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。

说明书中的“连接”或“耦接”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的耦接，如通过电传导媒介如导体的耦接，其中电传导媒介可含有寄生电感或寄生电容，也可通过说明书中实施例所描述的中间电路或部件的耦接；间接连接还可包括可实现相同或相似功能的基础上通过其他有源器件或无源器件的耦接，如通过信号放大电路、跟随电路、逻辑处理电路等电路或部件的耦接。

图3示出了根据本实用新型实施例的同步整流控制电路的结构示意图。

如图3所示，本实用新型实施例的同步整流控制电路100包括第二触发器T2、同步整流管开通检测模块110和同步整流管关断检测模块120，同步整流管漏源电压Vds来自同步整流管漏源电压接收端(图中未示出)，同步整流管开通检测模块110和同步整流管关断检测模块120检测同步整流管漏源电压Vds的电压值，分别输出同步整流管开通信号(第二触发器置位信号T2S)至第二触发器T2的置位端和输出同步整流管关断信号(第二触发器复位信号T2R)至第二触发器T2的复位端，第二触发器T2的输出端Q耦接至同步整流管SR的栅极，根据第二触发器置位信号T2S和第二触发器复位信号T2R控制同步整流管SR的导通和关断。其中，第二触发器T2为复位主导触发器，在第二触发器复位信号T2R为1有效时，输出端Q输出低电平，关断同步整流管SR。

同步整流管开通检测模块110包括第一比较器COMP1、脉冲发生器111、第一触发器T1、与门115、第二比较器COMP2、或门114、第三比较器COMP4、参考值配置电路(第三参考信号配置电路)112、电容器C1、开关S1、电阻Rcf、电流源I1和反相器113。其中，第一触发器为普通RS触发器，其在置位端和复位端均为1时维持原输出态。

在本实施例中，第一触发器T1为RS触发器，该RS触发器的置位端为第一触发器T1的第一输入端，该RS触发器的复位端为第一触发器T1的第二输入端，该RS触发器的反相输出端为第一触发器T1的输出端。

第一比较器COMP1的输入端耦接同步整流管漏源电压接收端，即反相输入端接收同步整流管漏源电压Vds；包括第一参考信号输入端，即同相输入端接收第一参考信号Vth1；第一控制信号输出端输出第一控制信号CU1。

反相器113、开关S1、电流源I1、电容器C1、第三比较器COMP4构成延时电路，该延时电路包括与第一控制信号输出端耦接的输入端、第三参考信号输入端和第三控制信号输出端，接收第一控制信号CU1，延时一定时间后输出第二控制信号CU4。

其中，延时时间可由第三参考信号Vth_conf控制，即第三参考信号为延时时间控制信号，第三参考信号Vth_conf通过参考值配置电路112配置，参考值配置电路112即第三参考信号配置电路(延时时间控制信号配置电路)，其在第三参考信号输出端(延时时间控制信号输出端)输出第三参考信号Vth_conf，另一端通过电阻Rcf接地，该第三参考信号配置电路为外部电路，通过外部的电阻、电容等元件可以调节输出点第三参考信号的电压值，电容器C1的第一端在充电时提供的斜坡电压信号Vramp的斜率固定，其上升到第三参考信号Vth_conf的电平值的时间即为延时时间，第二控制信号CU4的有效起始时间将第一控制信号CU1的有效起始时间晚一个延时时间。

在延时电路中，反相器113的输入端接收第一控制信号CU1，输出端耦接至开关S1的开关控制端，控制开关S1的通断；电容器C1的第一端耦接电流源I1的输出端，第二端接地；开关S1串联在电容器C1的两端；第三比较器COMP4包括与电容器C1的第一端耦接的输入端、第三参考信号输入端和第二控制信号输出端，第三参考信号输入端为第三比较器COMP4的反相输入端，接收第三参考信号Vth_conf，第三比较器COMP4的同相输入端接收斜坡电压信号Vramp，第三比较器COMP4的输出端为第二控制信号输出端，提供第二控制信号CU4；第二控制信号CU4耦接至或门114的第二输入端，或门114的第一输入端耦接脉冲发生器111的脉冲输出端，将第二控制信号CU4和脉冲信号Pulse1执行或逻辑后作为第一触发器T1的置位信号T1S。

第二比较器COMP2包括与同步整流管漏源电压接收端耦接的接收同步整流管漏源电压Vds的输入端(反相输入端)、接收第二参考信号Vth2的第二参考信号输入端(同相输入端)和第三控制信号输出端，第三控制信号即为第一触发器T1的复位信号T1R。第一触发器T1的反相输出端(Q非端)的输出信号TU1可作为同步整流管栅极控制信号，控制同步整流管的导通和关断，即第一触发器T1的反相输出端可直接耦接至同步整流管栅极控制信号输出端。

同步整流管关断检测模块120包括第四比较器COMP3，第四比较器COMP3包括输入端、第四参考信号输入端和同步整流管关断信号输出端，即第四比较器的同相输入端接收同步整流管漏源电压Vds，反相输入端接收第四参考信号Vth3，当同步整流管漏源电压Vds大于第四参考信号Vth3电平时，输出有效的同步整流管关断信号，即第二触发器T2的复位信号T2R有效，第二触发器T2为复位主导触发器，其输出端(Q端)复位为低电平，同步整流管SR关断，同步整流管漏源电压Vds与电压变换器副边电压同步抬升。

其中，第一参考信号为检测起始信号，同步整流管漏源电压降低至第一参考信号的时刻为检测起始时间，该起始时间为同步整流管漏源电压降低速度检测和延时时间的起始；第二参考信号为检测终止信号，同步整流管漏源电压降低至第二参考信号的时刻为同步整流管漏源电压降低速度检测的终止，至此完成一次同步整流管漏源电压降低速度的检测，根据同步整流管漏源电压由检测起始至检测终止的时间与延时时间的大小关系，即可确定同步整流管漏源电压降低速度，从而判断同步整流管的体二极管导通原因。

图4示出了根据本实用新型实施例的脉冲发生器的工作时序图。

如图4所示，本实用新型实施例的脉冲发生器输出的脉冲信号与输入信号的上升沿同步，在输入信号变为高电平时，立即输出一个窄脉冲信号。

图5示出了根据本实用新型实施例的同步整流控制电路的部分时序图。

同时参照图5和图3，其中，Vth1>0>Vth3>Vth2，t4至t9时间在寄生振荡时间内，在Vds>Vth3时，第四比较器输出高电平，第二触发器T2的复位信号T2R为1有效，第二触发器T2的输出端复位为0，同步整流管栅极为低电平，保持关断。其中，高电平可理解为1，低电平可理解为0。

在t1时刻，同步整流管漏源电压Vds下降至第一参考信号Vth1电平，第一控制信号CU1变为高电平，脉冲发生器输出的脉冲信号Pulse1输出一窄脉冲，使第一触发器T1的置位信号T1S短暂置1后维持为0，可将第一触发器T1的反相输出端置0，即第一触发器T1的反相输出端初始化为0，然后维持为0；Vds>Vth2，T1R为0；从而在t1至t2时间内，第一触发器T1的反相输出端的输出信号TU1为0；开关S1断开，电容器C1开始充电，斜坡电压Vramp开始上升，但小于第三参考信号Vth_conf的电平值，在Pulse1脉冲结束后维持CU4为0。

其中，CU1经过反相器113控制开关S1的通断，开关S1可选为NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管，其栅极为开关控制端，在t1时刻其栅极控制信号为低电平，NMOS管关断，开关S1断开，NMOS管响应快，时间控制精确。

在t2时刻，Vds信号降低至Vth2，第二比较器输出高电平，第一触发器的复位信号T1R置1，斜坡电压Vramp依旧小于第三参考信号Vth_conf的电平值，第一触发器T1的置位信号T1S等于CU4为0，第一触发器T1的反相输出端的输出信号TU1受其复位信号T1R控制为1，Vds小于Vth3，T2R为0，T2S为1，第二触发器T2输出端为高电平，同步整流管导通。t1至t2时间为Vds由Vth1降低至Vth2的第一时间。

在t3时刻，电容器C1第一端的斜坡电压Vramp提升至第三参考信号Vth_conf的电平值，CU4变为高电平，第一触发器T1的置位信号为1、复位信号为1，输出态维持，即TU1维持为1，同步整流管维持导通。t1至t3时间为延时时间。

在t4时刻，Vds提升至Vth2，同时小于Vth1，T1R变为低电平，T1S为高电平，第一触发器T1的置位端有效、复位端无效，TU1变为0，可控制整流管关断。其中，将TU1与CU1执行和逻辑后，提供给第二触发器T2的置位端，第二触发器T2的复位端由同步整流管关断检测模块120控制，在t4时刻，Vds小于Vth3，第二触发器T2的输出端维持为1，TU1维持为0，T2S维持为0，第二触发器T2的输出端信号无法被置1，同步整流管在t4至t9的寄生振荡时间内可维持为关断，其关断开始时刻在t4时刻后，且Vds大于Vth3时，即同步整流管的关断以Vth3为参考标准，在关断以外的t2至t4时间内导通。

在t5时刻，处于寄生振荡时间，Vds回升至Vth1，CU1变为低电平，开关S1闭合，电容器C1的第一端接地，斜坡电压Vramp为地电平，CU4变为低电平，第一触发器T1的置位端为0，复位端也为0，反相输出端的TU1为0。其中，如果寄生振荡时间内的Vds小于Vth1，斜坡电压Vramp持续充电，使CU4信号持续为高电平，则在t5时刻后，TU1将持续置0，维持同步整流管关断，可避免误开启。

在t6时刻，寄生振荡的Vds降低至Vth1，CU1变为高电平，脉冲发生器输出一窄脉冲，将第一触发器T1的置位端短暂置1，初始化第一触发器T1，TU1为0，开关S1断开，电容器C1开始充电，斜坡电压Vramp开始提升。

至t7时刻，斜坡电压Vramp提升至第三参考信号Vth_conf的电平值，CU4变为高电平，第一触发器T1的置位端为1，此时Vds还未降低至Vth2，TIR为0，第一触发器T1的反相输出端置0，TU1为0，使第二触发器T2的置位端为0，第二触发器T2的输出端不会被置1，输出0，同步整流管维持为关断。

其中，在t5至t7且排除Pulse1的脉冲时间的时间内，第一触发器的置位端和复位端均为0，输出态不明，在无其它干扰下，反相输出端的TU1信号维持为0，将TU1信号与CU1信号通过与门115执行和逻辑后控制同步整流管的导通，可以避免干扰信号在第一触发器输出态不明的时间内干扰第一触发器的输出态，避免误导通同步整流管。

在t8时刻，Vds降低至Vth2，T1R信号变1，使第一触发器T1的复位端为1，同时，第一触发器T1的置位端维持为1，第一触发器T1的输出态维持原态，TU1维持为0，同步整流管维持为关断。

其中，t1至t3的时间等于t6至t7的时间，为延时时间，t1至t2的第一时间为同步整流管漏源电压的体二极管正常导通时的Vds由Vth1降低至Vth2的时间，t6至t8的第二时间为同步整流管漏源电压的体二极管在寄生振荡时间内导通的Vds由Vth1降低至Vth2的时间，第一时间<延时时间<第二时间，经过延时时间后，第一触发器T1的置位信号T1S为1，在第一时间或第二时间经过后，第一触发器T1的复位信号T1R为1，第一触发器T1在其置位端和复位端均为1时，维持输出态。

对应于同步整流管的体二极管正常导通时，Vds由Vth1降低至Vth2快，第一时间小于延时时间，即在第一触发器T1维持原态之前，第一触发器T1的复位信号T1R有效，将第一触发器T1的反相输出端的输出信号TU1复位为1，在延时时间经过后，TU1维持为1，导通同步整流管。

对应于同步整流管的体二极管在寄生振荡时间内导通，Vds由Vth1降低至Vth2慢，第二时间大于延时时间，在第一触发器T1维持原态之前，第一触发器T1的置位信号T1S有效，使第一触发器T1的反相输出端的输出信号TU1置0，第二时间经过后，第一触发器T1的复位信号T1R为1，第一触发器T1的反相输出端的输出信号TU1维持为0，且在t4至t7时间内，TU1信号由CU4置0后并维持为0，同步整流管为关断状态，在t7时刻后可维持为关断，避免了同步整流管在寄生振荡时间内的误导通。

同步整流管的再导通需要其体二极管在正常导通情况下，Vds由Vth1降低至Vth2，即本实用新型实施例的同步整流控制电路可以控制同步整流管仅在其体二极管管正常导通的情况下导通同步整流管，可以有效避免同步整流管在寄生振荡时间内的误导通。

本实用新型的同步整流控制电路设置延时时间，在延时时间经过后，第一触发器的置位端为1，而第一触发器为普通触发器，其复位端的复位信号根据同步整流管漏源电压由第一参考信号电平降低至第二参考信号电平的速度确定，其中，速度快的对应同步整流管的体二极管正常导通，复位信号在置位信号为1前有效，第一触发器的反相输出端复位为1，并在延时时间经过后维持为1，控制同步整流管开启；速度慢的对应同步整流管的体二极管在寄生振荡时间内导通，复位信号在置位信号为1后有效，第一触发器的反相输出端被置位为0，然后维持为0，避免了同步整流管在寄生振荡时间内被误导通。

本领域技术人员应当知道，上述逻辑控制中的“高电平”与“低电平”、“置位”与“复位”、“与门”与“或门”、“同相”与“反相”等逻辑控制可相互调换或改变，通过调节后续逻辑控制而实现与上述实施例相同的功能或目的。

说明书中所涉及的效果或优点等相关描述可因具体条件参数的不确定或其它因素影响而可能在实际实验例中不能体现，效果或优点等相关描述不用于对实用新型范围进行限制。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种同步整流控制电路，包括同步整流管漏源电压接收端和同步整流管栅极控制信号输出端，其特征在于，包括：

第一比较器，包括与所述同步整流管漏源电压接收端耦接的输入端、检测起始信号输入端和第一控制信号输出端；

延时电路，包括与所述第一控制信号输出端耦接的输入端和第二控制信号输出端；

第二比较器，包括与所述同步整流管漏源电压接收端耦接的输入端、检测终止信号输入端和第三控制信号输出端；

第一触发器，所述第一触发器的第一输入端与所述延时电路的第二控制信号输出端耦接，第二输入端与所述第二比较器的第三控制信号输出端耦接，输出端耦接至所述同步整流管栅极控制信号输出端。

2.根据权利要求1所述的同步整流控制电路，其特征在于，所述延时电路包括：

电容器，所述电容器的第一端耦接电流源的输出端，第二端接地；

开关，串联在所述电容器的两端，所述开关包括开关控制端，所述开关控制端与所述第一控制信号输出端耦接；

第三比较器，包括与所述电容器的第一端耦接的输入端、第三参考信号输入端和输出端，所述第三比较器的输出端为所述第二控制信号输出端。

3.根据权利要求2所述的同步整流控制电路，其特征在于，

所述延时电路包括第三参考信号输入端，所述第三参考信号输入端与外部的延时时间控制信号配置电路的延时时间控制信号输出端耦接。

4.根据权利要求2所述的同步整流控制电路，其特征在于，

所述延时电路还包括反相器，所述反相器正向耦接在所述第一控制信号输出端与所述开关的开关控制端之间；

所述开关为NMOS管，所述NMOS管的栅极为所述开关控制端。

5.根据权利要求1所述的同步整流控制电路，其特征在于，还包括：

或门，耦接在所述第二控制信号输出端与所述第一触发器的第一输入端之间，所述或门包括第一输入端、第二输入端和输出端，所述或门的第二输入端耦接所述第二控制信号输出端，所述或门的输出端耦接至所述第一触发器的第一输入端；

脉冲发生器，所述脉冲发生器的输入端耦接所述第一控制信号输出端，所述脉冲发生器的脉冲输出端耦接至所述或门的第一输入端。

6.根据权利要求1所述的同步整流控制电路，其特征在于，还包括：

与门，所述与门包括与所述第一控制信号输出端耦接的第一输入端、与所述第一触发器的输出端耦接的第二输入端和输出端。

7.根据权利要求6所述的同步整流控制电路，其特征在于，还包括：

第二触发器，所述第二触发器的置位端耦接至所述与门的输出端，所述第二触发器的输出端耦接至所述同步整流管栅极控制信号输出端；

同步整流管关断检测模块，包括与所述同步整流管漏源电压接收端耦接的输入端和耦接至所述第二触发器的复位端的同步整流管关断信号输出端。

8.根据权利要求1所述的同步整流控制电路，其特征在于，还包括：

第二触发器，所述第二触发器的置位端耦接至所述第一触发器的输出端，所述第二触发器的输出端耦接至所述同步整流管栅极控制信号输出端，所述第二触发器为复位主导触发器；

同步整流管关断检测模块，包括与所述同步整流管漏源电压接收端耦接的输入端和耦接至所述第二触发器的复位端的同步整流管关断信号输出端。

9.根据权利要求7或8所述的同步整流控制电路，其特征在于，所述同步整流管关断检测模块包括：

第四比较器，包括与所述同步整流管漏源电压接收端耦接的输入端、第四参考信号输入端和耦接至所述第二触发器的复位端的同步整流管关断信号输出端。

10.根据权利要求1所述的同步整流控制电路，其特征在于，

所述第一触发器为RS触发器，所述RS触发器的置位端为所述第一触发器的第一输入端，所述RS触发器的复位端为所述第一触发器的第二输入端，所述RS触发器的反相输出端为所述第一触发器的输出端。

11.一种电压变换器，其特征在于，包括：

变压器，所述变压器连接原边电路和副边电路，所述副边电路包括同步整流管；

根据权利要求1至8任一项所述的同步整流控制电路，其中，所述同步整流控制电路的同步整流管栅极控制信号输出端与所述同步整流管的栅极耦接。

Images