CN212965804U

CN212965804U - 电子战侦收设备采样处理板

Info

Publication number: CN212965804U
Application number: CN202022084468.7U
Authority: CN
Inventors: 邱灿灿; 郭宇鹏; 杭天
Original assignee: Yangzhou Jianxing Electronic Technology Co ltd
Current assignee: Yangzhou Jianxing Electronic Technology Co ltd
Priority date: 2020-09-21
Filing date: 2020-09-21
Publication date: 2021-04-13
Anticipated expiration: 2030-09-21

Abstract

本实用新型提供一种电子战侦收设备采样处理板，包括ADC模数转换模块，用于采集来自微波变频组件的三路中频模拟信号，转化为数字信号并发送至FPGA处理模块；FPGA处理模块，用于对ADC模数转换模块转换后的数字信号进行数字变频、数字滤波、FFT变换等处理，形成脉冲描述字PDW；DSP处理模块，用于接收来自FPGA的PDW，可以通过各种算法进行信号分选，并将分选结果送出至显控台；时钟模块，为ADC、FPGA、DSP提供或产生符合要求的时钟信号。通过对采样处理板的集成化设计和外形结构设计，达到小型化、通用化、低功耗的效果。

Description

电子战侦收设备采样处理板

技术领域

本实用新型涉及电子战侦收设备的信号处理技术领域，特别是涉及一种电子战侦收设备采样处理板。

背景技术

采样处理板主要用于电子侦收设备的接收处理模块，其主要功能是采样变频组件输出的中频信号，是对截获的雷达信号进行参数和相位测量，最终实现对目标雷达信号的监测和跟踪。随着应用场景和使用条件越来越苛刻，对采样处理板体积、重量和功耗的要求也越来越高。现有的采样处理板的体积、重量和功耗已经不能满足现有客户的使用要求。

实用新型内容

本实用新型所要解决的技术问题是：为了克服现有技术中采样处理板体积、重量和功耗的不足，本实用新型提供一种电子战侦收设备采样处理板。

本实用新型解决其技术问题所要采用的技术方案是：一种电子战侦收设备采样处理板，包括ADC模数转换模块、FPGA处理模块、DSP处理模块以及时钟模块，其中，

ADC模数转换模块，用于采集来自微波变频组件的三路中频模拟信号，转化为数字信号并发送至FPGA处理模块；

FPGA处理模块，用于对ADC模数转换模块转换后的数字信号进行数字变频、数字滤波以及FFT变换处理，形成脉冲描述字PDW；

DSP处理模块，用于接收来自FPGA处理模块的脉冲描述字PDW，通过算法进行信号分选，并将分选结果送出至显示控制模块；此处用于信号分选的算法采用直方图和PRI变换等算法中的一种或多种进行信号分选，根据具体的使用要求、数据精度等进行选择。

时钟模块，用于为ADC模数转换模块、FPGA处理模块、DSP处理模块、DSP存储控制器以及DSP网络控制器提供时钟信号。

进一步，所述ADC模数转换模块包括两片双通道ADC芯片以及三路中频信号输入接口，其中，一片ADC芯片的两个通道分别与两路中频信号输入接口连接；另一片ADC芯片的一个通道与一路中频信号输入接口连接，另一通道备用。

进一步，所述ADC芯片型号为AD9689，三路中频信号输入接口采用SMP连接器，三路中频信号输入接口采用SMP连接器，分别用于输入微波变频组件的三路中频模拟信号，SMP连接器布置在印制板边缘，与微波前端模块直接对插连接；所述AD9689输出采用JESD204B高速串行接口。

进一步，所述FPGA处理模块包括FPGA芯片、NOR Flash程序配置芯片、Micro SD卡插座、控制信号和供电电源插座、WiFi通讯模块的SPI接口、电源监测的RS232串口、北斗导航模块的RS232串口、伺服设备的RS422串口以及JTAG接口，其中，NOR Flash程序配置芯片、Micro SD卡插座、控制信号和供电电源插座、WiFi通讯模块的SPI接口、电源监测的RS232串口、北斗导航模块的RS232串口、伺服设备的RS422串口以及JTAG接口均与FPGA芯片连接；FPGA芯片通过SPI控制接口配置ADC芯片的工作状态。

进一步，所述控制信号和供电电源插座采用1个37芯J70A插座；所述电源监测的RS232串口、北斗导航模块的RS232串口和伺服设备的RS422串口的信号采用1个21芯的J70A插座引出。

进一步，所述DSP处理模块包括DSP芯片，DSP芯片通过SPI接口与NOR Flash程序和数据存储芯片连接；DSP芯片外接DDR3存储器用于程序运行；DSP芯片通过SGMII接口直接连接到千兆网通讯模块实现千兆网通讯功能；DSP芯片通过JTAG接口进行芯片内部测试；DSP芯片还通过UPP接口、16路GPIO端口和SPICLK端口与FPGA相连，UPP接口用于FPGA芯片和DSP芯片间的数据传输；16路GPIO端口和SPICLK包含了2个UART串口和1个SPI接口，DSP芯片通过FPGA芯片扩展后与2个UART串口和1个SPI接口连接。

进一步，所述时钟模块包括一个时钟分配电路Clock Distribution和一个时钟产生电路CLK GEN，所述时钟分配电路根据输入的参考时钟产生2组符合ADC芯片要求的采样时钟CLK和同步信号SYSREF，同时产生2路FPGA GTH收发器的参考时钟；所述时钟产生电路通过板载晶振产生1路FPGA逻辑时钟、1路DSP系统时钟、1路DSP存储控制器时钟和1路DSP网络控制器时钟。

进一步，为了给采样处理板上的各个模块提供合适的工作电源，还包括DC/DC电源模块，所述DC/DC电源模块为采样处理板提供需要的直流电源。

进一步，所述采样处理板的尺寸为125mm×80mm；采样处理板上接插件安装区域的布线空间为20mm×80mm；采样处理板上除了垂直安装的接插件区域外，其余部分高度不超过16mm；重量小于100g。

进一步，所述采样处理板加载数字信道化程序和信号分选程序的功耗小于40W。

本实用新型的有益效果是：

与现有的电子侦收设备的结构相比在芯片选型和PCB板的设计上采用了集成化设计，体积小，重量轻，通用性强，可用于海陆空天各种平台的电子战侦收系统。

附图说明

下面结合附图和实施例对本实用新型作进一步说明。

图1是本实用新型采样处理板的原理示意图。

具体实施方式

现在结合附图对本实用新型作详细的说明。此图为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。

如图1所示，本实用新型的一种电子战侦收设备采样处理板，涉及一种小型化的采样处理板的硬件设计，属于电子战侦收设备的信号处理领域。

以某电子战侦收设备技术指标为例进行采样处理板的具体结构介绍。

某电子战侦收设备技术指标如下：

1.功能

对雷达信号进行监测；

对截获的雷达信号进行参数和相位测量；

对截获的雷达信号进行脉内参数的测量；

对目标雷达信号进行跟踪测量；

对雷达原始信号进行数据采集、录取、存储。

2.技术指标

1)工作频段：1.3GHz～2.3GHz；

2)接收机灵敏度：-75dBm。(微波前端噪声系数小于8dB，增益40dBc)

3)频率测量精度：1MHz(r.m.s)；

4)相位测量精度：5°(r.m.s)；

5)瞬时动态：大于45dBc；

6)同时到达信号能力：大于35dBc；

7)脉冲宽度测量范围：0.1μs～2000μs；

8)脉冲重复周期测量范围：3μs～30000μs。

采样处理板根据上述技术要求，包括DSP处理模块、ADC模数转换模块、FPGA处理模块、时钟模块和接口模块，下面针对每个模块进行介绍。

1.ADC模数转换模块设计

ADC芯片选用ADI公司的AD9689。AD9689是一款双通道、14位、2.6GSPS模数转换器，该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。AD9689针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。AD9689输出采用JESD204B高速串行接口并支持多器件同步。采样处理板使用2片AD9689，一片使用2个通道，一片使用1个通道，同时对三路输入中频信号采样。

2.FPGA设计

FPGA芯片选用Xilinx公司的XCKU060。XCKU060是20nm UltraScale架构的FPGA产品，具有多达60万个逻辑单元、2760个优化的DSP Slice、38Mb BRAM和16.3Gbps高速收发器。FPGA通过SPI控制接口配置ADC工作状态，通过与ADC建立JESD204B链路接收ADC采样数据。FPGA外接1片QSPI接口的NOR Flash用于程序配置，外接1个Micro SD卡插座用于外接Micro SD存储卡进行数据存储。WiFi通讯模块的SPI接口、电源监测的RS232串口、北斗导航模块的RS232串口以及伺服设备的RS422串口均先连接至FPGA，DSP通过FPGA访问这些接口。

3.DSP设计

DSP芯片选用TI公司的TMS320C6657。TMS320C6657包含2个DSP内核，每个内核最大运行频率1.25GHz，每个内核包含32KB L1P、32KB L1D和1024KB L2，两个内核共享1024KBSRAM。DSP外接一片SPI接口的NOR Flash用于程序和数据存储，外接1GB DDR3存储器用于程序运行。DSP通过UPP接口、GPIO16-GPIO31和SPICLK与FPGA相连，UPP接口主要用于FPGA和DSP间的数据传输，GPIO16-GPIO31和SPICLK包含了2个UART串口，1个SPI接口，通过FPGA扩展后与通讯接口模块连接。DSP通过SGMII接口直接连接到千兆网通讯模块实现千兆网通讯功能。

4.时钟设计

采样处理板包括一个时钟分配电路和一个时钟产生电路。时钟分配芯片选用TI公司的LMK04832，根据输入的参考时钟产生2组符合JESD204B要求的ADC采样时钟和SYSREF同步信号，同时产生2路FPGA GTH收发器参考时钟。时钟产生芯片选用TI公司的CDCI6214，通过板载晶振产生1路FPGA逻辑时钟、1路DSP系统时钟、1路DSP存储控制器时钟和1路DSP网络控制器时钟。

5.接口设计

(1)采样处理板3路输入中频信号采用SMP连接器，SMP连接器布置在印制板边缘，与微波前端模块直接对插连接。

(2)采样处理板1路输入参考时钟采用SMP连接器，SMP连接器布置在印制板背面，通过射频电缆与微波前端连接。

(3)采样处理板WiFi模块输出信号采用SMP连接器，SMP连接器布置在印制板背面，通过射频电缆将信号引出。

(4)采样处理板输出给微波前端的控制信号和供电电源通过1个37芯J70A插座引出，插座垂直安装与印制板背面。

(5)采样处理板FPGA和DSP调试信号通过1个21芯J70A插座引出，插座垂直安装与印制板背面。

(6)采样处理板+12V供电输入以及与电源监测模块、北斗导航模块、伺服设备的接口信号通过1个21芯J70A插头引出，插头垂直安装与印制板背面。插头信号定义如表1所示。

表1 21芯J70A插头信号定义

引脚	信号	引脚	信号
				1	DY_RS232_RX	12	GND
2	DY_RS232_TX	13	+12V
				3	GND	14	GND
4	BD_232_RX	15	+12V
				5	BD_232_TX	16	GND
6	BD_GND	17	+12V
				7	BD_+3.3V	18	GND
8	SF_RS422_RX_P	19	+12V
				9	SF_RS422_RX_N	20	GND
10	SF_RS422_TX_P	21	+12V
				11	SF_RS422_TX_N

(7)采样处理板千兆网信号通过1个12芯HJ30JC插座引出，插座垂直安装与印制板背面。插座信号定义如表2所示。

表2 12芯HJ30JC插座信号定义

引脚	信号	引脚	信号
				1	ETH_A_P	7	ETH_B_N
2	ETH_B_P	8	ETH_A_N
				3	GND	9	GND
4	ETH_C_P	10	ETH_D_N
				5	ETH_D_P	11	ETH_C_N
6	GND	12	GND

6.结构设计：采样处理板结构尺寸按照125mm×80mm设计，除了垂直安装接插件区域，其余部分高度不超过16mm，接插件安装区域建议按照20mm×80mm区域保留布线空间。

7.功耗：加载数字信道化程序和信号分选程序的功耗小于40W。

8.重量：重量<100g。

9.电源设计

DC/DC电源模块采用ADI公司的一颗LTM4646、两颗LTM4644、1颗LTM4625芯片，其中LTM4646输出0.95V(25A)，为FPGA提供核心电压；一颗LTM4644输出3.8V(4A)、2.1V(4A)、1.5V(8A)，经LDO二次稳压后，提供FPGA其余电压(1.0V、1.2V、1.8V、3.3V)，同时提供ADC电压(0.975V、1.9V、2.5V)；1颗LTM4644输出1V(4A)、1.1V(4A)、1.5V(4A)、1.8V(4A)，为DSP及周边器件提供工作电压；1颗LTM4625输出5V(5A)，为微波前端提供工作电压。

本实施例中，各种芯片的选型体现了集成化设计，根据上述指标进行验证，接收处理模块使用本实用新型的采样处理板，指标测试均满足要求。

以上述依据本实用新型的理想实施例为启示，通过上述的说明内容，相关的工作人员完全可以在不偏离本实用新型的范围内，进行多样的变更以及修改。本项实用新型的技术范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims

1.一种电子战侦收设备采样处理板，其特征在于：包括ADC模数转换模块、FPGA处理模块、DSP处理模块和时钟模块，其中，

DSP处理模块，用于接收来自FPGA处理模块的脉冲描述字PDW，通过算法进行信号分选，并将分选结果送出至显示控制模块；

2.如权利要求1所述的电子战侦收设备采样处理板，其特征在于：所述ADC模数转换模块包括两片双通道ADC芯片以及三路中频信号输入接口，其中，一片ADC芯片的两个通道分别与两路中频信号输入接口连接；另一片ADC芯片的一个通道与一路中频信号输入接口连接，另一通道备用。

3.如权利要求2所述的电子战侦收设备采样处理板，其特征在于：所述ADC芯片型号为AD9689，三路中频信号输入接口采用SMP连接器，分别用于输入微波变频组件的三路中频模拟信号，SMP连接器布置在印制板边缘，与微波前端模块直接对插连接；所述AD9689输出采用JESD204B高速串行接口。

4.如权利要求2所述的电子战侦收设备采样处理板，其特征在于：所述FPGA处理模块包括FPGA芯片、NOR Flash程序配置芯片、Micro SD卡插座、控制信号和供电电源插座、WiFi通讯模块的SPI接口、电源监测的RS232串口、北斗导航模块的RS232串口、伺服设备的RS422串口以及JTAG接口，其中，NOR Flash程序配置芯片、Micro SD卡插座、控制信号和供电电源插座、WiFi通讯模块的SPI接口、电源监测的RS232串口、北斗导航模块的RS232串口、伺服设备的RS422串口以及JTAG接口均与FPGA芯片连接；FPGA芯片通过SPI控制接口配置ADC芯片的工作状态。

5.如权利要求4所述的电子战侦收设备采样处理板，其特征在于：所述控制信号和供电电源插座采用1个37芯J70A插座；所述电源监测的RS232串口、北斗导航模块的RS232串口和伺服设备的RS422串口的信号采用1个21芯的J70A插座引出。

6.如权利要求4所述的电子战侦收设备采样处理板，其特征在于：所述DSP处理模块包括DSP芯片，DSP芯片通过SPI接口与NOR Flash程序和数据存储芯片连接；DSP芯片外接DDR3存储器用于程序运行；DSP芯片通过SGMII接口直接连接到千兆网通讯模块实现千兆网通讯功能；DSP芯片通过JTAG接口进行芯片内部测试；DSP芯片还通过UPP接口、16路GPIO端口和SPICLK端口与FPGA相连，UPP接口用于FPGA芯片和DSP芯片间的数据传输；16路GPIO端口和SPICLK包含了2个UART串口和1个SPI接口，DSP芯片通过FPGA芯片扩展后与2个UART串口和1个SPI接口连接。

7.如权利要求6所述的电子战侦收设备采样处理板，其特征在于：所述时钟模块包括一个时钟分配电路Clock Distribution和一个时钟产生电路CLK GEN，所述时钟分配电路根据输入的参考时钟产生2组符合ADC芯片要求的采样时钟CLK和同步信号SYSREF，同时产生2路FPGA GTH收发器的参考时钟；所述时钟产生电路通过板载晶振产生1路FPGA逻辑时钟、1路DSP系统时钟、1路DSP存储控制器时钟和1路DSP网络控制器时钟。

8.如权利要求6所述的电子战侦收设备采样处理板，其特征在于：还包括DC/DC电源模块，所述DC/DC电源模块为采样处理板提供需要的直流电源。

9.如权利要求1-8任一项所述的电子战侦收设备采样处理板，其特征在于：所述采样处理板的尺寸为125mm×80mm；采样处理板上接插件安装区域的布线空间为20mm×80mm；采样处理板上除了垂直安装的接插件区域外，其余部分高度不超过16mm；重量小于100g。

10.如权利要求9所述的电子战侦收设备采样处理板，其特征在于：所述采样处理板加载数字信道化程序和信号分选程序的功耗小于40W。