CN212785164U - 随开关闭合的放电电路 - Google Patents

Abstract

本实用新型公开了一种随开关闭合的放电电路，所述放电电路包括：物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路；其中，所述物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路两两之间相互连接。本实用新型利用多个开关逻辑电路联动放电电路，实现电路放电可控，提高电路放电速度，缩短残留电压持续时间，延长系统寿命。

Description

随开关闭合的放电电路

技术领域

本实用新型涉及集成电路领域，具体涉及随开关闭合的放电电路。

背景技术

随着生活的智能化，机器人的应用越来越广泛，确保产品品质变得越来越重要，当前电路的设计主要解决电源的稳定性问题，现有的电路在满足电源稳定性的同时，电路放电速度慢、残存电压持续时间长成为了新的问题，关机后残存电压使程序继续运行，开关的开闭逻辑产生混乱，给系统运行带来了极大的危害。

发明内容

为解决上述问题，本实用新型提供了随开关闭合的放电电路，加速电路放电速度，缩短残存电压持续时间。本实用新型的具体技术方案如下：

随开关闭合的放电电路，其特征在于，放电电路包括：物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路；其中，所述物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路两两之间相互连接。本实用新型利用多个开关逻辑电路联动放电电路，加速电路放电。

进一步地，所述物理开关子电路包括开关S1、第一二极管D1、第二二极管D2、第七电阻R7、第一端点F1和第二端点F2；其中，第一二极管端点D1的阴极与第二二极管D2的阴极连接，第一二极管D1与第二二极管D2的连接点与开关S1的一端连接，开关S1的另一端与地线连接，第一二极管D1的阳极与第七电阻R7的一端连接，第七电阻R7的另一端与第一端点F1连接，第一二极管D1的阳极与第七电阻R7的一端的连接点与第二端点F2连接，第一端点F1与供电电源端连接，第二端点F2与MCU微控制模块连接。本实用新型利用物理开关子电路的开关闭合逻辑控制供电开关子电路的开关逻辑，进而控制自举放电子电路的放电，实现电路放电可控，可将该放电电路应用到芯片中，提高电路放电速度，缩短残留电压持续时间，延长系统寿命。

进一步地，所述充电开关子电路包括三极管Q2、第八电阻R8、第九电阻R9和第三端点 F3；其中，第八电阻R8的一端与三极管Q2的基极连接，第八电阻R8的另一端与第三端点F3连接，第三端点F3与充电器适配器连接，第九电阻R9耦接于三极管Q2的基极和发射极之间，三极管Q2的发射级与地线连接。本实用新型利用充电开关子电路的开关闭合逻辑控制供电开关子电路的开关逻辑，进而控制自举放电子电路的放电，实现电路放电可控，加快电路放电速度。

进一步地，所述物理开关子电路与充电开关子电路的连接点，是所述第二二极管D2的阳极与所述三极管Q2的集电极的连接点。

进一步地，所述供电开关子电路包括第五电阻R5、第六电阻R6、第二电容C2、PMOS管Q3和第五端点F5；其中，第五电阻R5的一端与第六电阻R6的一端连接，第五电阻R5 的另一端与PMOS管Q3的源极连接，第二电容C2耦接于PMOS管Q3的源极和栅极之间，第二电容C2与PMOS管的源极连接点与第五端点F5连接。本实用新型利用供电开关子电路的 PMOS管的导通或闭合来控制自举放电子电路的充放电状态，实现电路充放电可控。

进一步地，所述物理开关子电路与供电开关子电路的连接点，是所述第二二极管D2的阳极与所述第六电阻R6的另一端的连接点；所述充电开关子电路与供电开关子电路的连接点，是所述三极管Q2的集电极与第六电阻R6的另一端的连接点。

进一步地，所述自举放电子电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、NMOS管Q1、第一电容C1、第三二极管D3、第四端点F4和第六端点F6；其中，第三电阻R3与第四电阻R4并联连接于第一并联节点和第二并联节点，第三电阻R3与第四电阻 R4的第一并联节点与NMOS管Q1的漏极连接，第三电阻R3与第四电阻R4的第二并联节点与第一电阻R1的一端连接，第一电阻R1的另一端与第二电阻R2的一端连接，第二电阻R2 的另一端与地线连接，NMOS管Q1的栅极与第三二极管D3的阳极连接，NMOS管Q1的源极与地线连接，第一电容C1耦接于第三电阻R3与第四电阻R4的第二并联节点和NMOS管Q1的源极之间，第一电容C1与第三电阻R3和第四电阻R4的第二并联节点的连接点与第六端点 F6连接，第三二极管D3的阴极与第四端点F4连接。本实用新型通过控制自举放电子电路的NMOS管Q1的导通或闭合状态进而控制电路充放电，实现电路充放电可控，加快电路放电速度，缩短残存电压时间。

进一步地，所述物理开关子电路与自举放电子电路的连接点，是所述第二二极管D2的阳极与所述第三二极管D3的阴极的连接点；所述充电开关子电路与自举放电子电路的连接点，是所述三极管Q2的集电极与所述第三二极管D3的阴极的连接点；所述供电开关子电路与自举放电子电路的连接点，是所述PMOS管Q3的漏极与所述第一电阻R1的一端的连接点。

附图说明

图1为本实用新型一种实施例所述随开关闭合的放电电路的结构示意图。

图2为本实用新型一种实施例所述物理开关子电路的结构示意图。

图3为本实用新型一种实施例所述充电开关子电路的结构示意图。

图4为本实用新型一种实施例所述供电开关子电路的结构示意图。

图5为本实用新型一种实施例所述自举放电子电路的结构示意图。

具体实施方式

为了使本实用新型所要解决的技术问题、技术方案以及有益效果更加清晰，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行详细描述。应当理解，下面所描述的说具体实施例仅用于解释本实用新型，并不用于限定本实用新型。

本实用新型一种实施例公开了随开关闭合的放电电路，如图1所示，所述放电电路包括物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路，其中，所述物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路两两之间相互连接。

本实施例通过控制物理开关子电路和充电开关子电路的开关开闭状态，进而控制供电开关子电路的PMOS管的工作状态，以实现控制自举放电子电路快速充放电的目的。

具体地，所述物理开关子电路中开关S1闭合时，第一二极管D1和第二二极管D2处于低电平状态，第二二极管D2对供电开关子电路的第五电阻R5和第六电阻R6进行分压，PMOS 管Q3导通，供电开关子电路向自举放电子电路供电，第一电容C1充电，NMOS管Q1停止导通，自举放电子电路不工作；

所述物理开关子电路中开关S1开启时，第一二极管D1和第二二极管D2处于高电平状态，由于第三二极管D3的反向作用，供电开关子电路的第五电阻R5和第六电阻R6无法进行分压，PMOS管Q3停止导通，供电开关子电路停止向自举放电子电路供电，系统电压VIN 缓慢下降，系统电压VIN对第一电阻R1和第二电阻R2进行分压并向NMOS管Q1提供偏置电压，NMOS管Q1导通，系统电压VIN通过第三电阻R3、第四电阻R4和NMOS管Q1对地形成回路进行放电，系统电压快速下降，实现放电电路快速放电的目的；

所述充电开关子电路中充电开关工作时，三极管Q2导通且三极管Q2的集电极处于低电平状态，三极管Q2对供电开关子电路的第五电阻R5和第六电阻R6进行分压，PMOS管Q3导通，供电开关子电路向自举放电子电路供电，第一电容C1充电，同时由于三极管Q2的集电极低电平，使二极管D3处于导通状态，从而使NMOS管Q1的基极电压处于开启电压以下，进而NMOS管停止导通，自举放电子电路不工作；

所述充电开关子电路中充电开关非工作时，三极管Q2停止导通且三极管Q2的集电极处于高电平状态，由于第三二极管D3的反向作用，供电开关子电路的第五电阻R5和第六电阻 R6无法进行分压，PMOS管Q3停止导通，电开关子电路停止向自举放电子电路供电，系统电压VIN缓慢下降，系统电压VIN对第一电阻R1和第二电阻R2进行分压并向NMOS管Q1提供偏置电压，NMOS管Q1导通，系统电压VIN通过第三电阻R3、第四电阻R4和NMOS管Q1对地形成回路进行放电，系统电压快速下降，实现放电电路快速放电的目的。

本实用新型一种实施例中，如图2所示，所述物理开关子电路包括开关S1、第一二极管D1、第二二极管D2、第七电阻R7、第一端点F1和第二端点F2；其中，第一二极管D1 的阴极与第二二极管D2的阴极连接，第一二极管D1与第二二极管D2的连接点与开关S1 的一端连接，开关S1的另一端与地线连接，第一二极管D1的阳极与第七电阻R7的一端连接，第七电阻R7的另一端与第一端点F1连接，第一二极管D1的阳极与第七电阻R7的一端的连接点与第二端点F2连接，第一端点F1与供电电源端连接，第二端点F2与MCU微控制模块连接。

本实用新型的一种实施例中，所述第一二极管D1的阳极与第七电阻R7的一端的连接点与MCU微控制模块连接。具体地，本实施例中该放电电路应用于芯片系统中，加快电路放电速度，维护系统安全运行，提高系统稳定性。

本实用新型的一种实施例中，如图3所示，所述充电开关子电路包括三极管Q2、第八电阻R8、第九电阻R9和第三端点F3；其中，第八电阻R8的一端与三极管Q2的基极连接，第八电阻R8的另一端与第三端点F3连接，第三端点F3与充电器适配器连接，第九电阻R9 耦接于三极管Q2的基极和发射极之间，三极管Q2的发射级与地线连接。

本实用新型的一种实施例中，一种随开关闭合的放电电路中，所述物理开关子电路与充电开关子电路的连接点，是所述第二二极管D2的阳极与所述三极管Q2的集电极的连接点。

本实用新型的一种实施例中，如图4所示，所述供电开关子电路包括第五电阻R5、第六电阻R6、第二电容C2、PMOS管Q3和第五端点F5；其中，第五电阻R5的一端与第六电阻 R6的一端连接，第五电阻R5的另一端与PMOS管Q3的源极连接，第二电容C2耦接于PMOS 管Q3的源极和栅极之间，第二电容C2与PMOS管的源极连接点与第五端点F5连接。具体地，所述第五端点F5为输入电压。

本实用新型的一种实施例中，所述物理开关子电路与供电开关子电路的连接点，是所述第二二极管D2的阳极与所述第六电阻R6的另一端的连接点；所述充电开关子电路与供电开关子电路的连接点，是所述三极管Q2的集电极与第六电阻R6的另一端的连接点。具体地，所述物理开关子电路和充电开关子电路分别与供电开关子电路连接，本放电电路通过物理开关子电路和充电开关子电路的开关状态控制供电开关子电路的导通状态。

本实用新型的一种实施例中，如图5所示，所述自举放电子电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、NMOS管Q1、第一电容C1、第三二极管D3、第四端点F4和第六端点F6；其中，第三电阻R3与第四电阻R4并联连接于第一并联节点和第二并联节点，第三电阻R3与第四电阻R4的第一并联节点与NMOS管Q1的漏极连接，第三电阻 R3与第四电阻R4的第二并联节点与第一电阻R1的一端连接，第一电阻R1的另一端与第二电阻R2的一端连接，第二电阻R2的另一端与地线连接，NMOS管Q1的栅极与第三二极管D3 的阳极连接，NMOS管Q1的源极与地线连接，第一电容C1耦接于第三电阻R3与第四电阻R4 的第二并联节点和NMOS管Q1的源极之间，第一电容C1与第三电阻R3和第四电阻R4的第二并联节点的连接点与第六端点F6连接，第三二极管D3的阴极与第四端点F4连接。具体地，如图1所示，自举放电子电路中第六端点F6为系统电压VIN，所述第四端点F4是自举放电子电路与物理开关子电路和自举放电子电路与充电开关子电路的连接点，本实施例中自举放电子电路的充放电状态受供电开关子电路控制，能够实现快速放电。

本实用新型的一种实施例中，所述物理开关子电路与自举放电子电路的连接点，是所述第二二极管D2的阳极与所述第三二极管D3的阴极的连接点；所述充电开关子电路与自举放电子电路的连接点，是所述三极管Q2的集电极与所述第三二极管D3的阴极的连接点；所述供电开关子电路与自举放电子电路的连接点，是所述PMOS管Q3的漏极与所述第一电阻 R1的一端的连接点。

以上各实施例仅用于说明本实用新型的技术方案，而非对其限制，以上所述仅是本实用新型的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。另外，在上述的具体实施方式中所述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。

Claims (8)

1.随开关闭合的放电电路，其特征在于，所述放电电路包括：物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路；所述物理开关子电路、充电开关子电路、供电开关子电路和自举放电子电路两两之间相互连接；

其中，所述物理开关子电路通过控制物理开关的开闭状态进而控制自举放电子电路的充放电工作状态；所述充电开关子电路通过控制充电开关的开闭状态进而控制自举放电子电路的充放电工作状态；所述供电开关子电路通过接收物理开关子电路和充电开关子电路的开闭状态来控制自举放电子电路的充放电工作状态。

2.根据权利要求1所述放电电路，其特征在于，所述物理开关子电路包括开关(S1)、第一二极管(D1)、第二二极管(D2)、第七电阻(R7)、第一端点(F1)和第二端点(F2)；其中，第一二极管(D1)的阴极与第二二极管(D2)的阴极连接，第一二极管(D1)与第二二极管(D2)的连接点与开关(S1)的一端连接，开关(S1)的另一端与地线连接，第一二极管(D1)的阳极与第七电阻(R7)的一端连接，第七电阻(R7)的另一端与第一端点(F1)连接，第一二极管(D1)的阳极与第七电阻(R7)的一端的连接点与第二端点(F2)连接，第一端点(F1)与供电电源端连接，第二端点(F2)与MCU微控制模块连接。

3.根据权利要求2所述放电电路，其特征在于，所述充电开关子电路包括三极管(Q2)、第八电阻(R8)、第九电阻(R9)和第三端点(F3)；其中，第八电阻(R8)的一端与三极管(Q2)的基极连接，第八电阻(R8)的另一端与第三端点(F3)连接，第三端点(F3)与充电器适配器连接，第九电阻(R9)耦接于三极管(Q2)的基极和发射极之间，三极管(Q2)的发射级与地线连接。

4.根据权利要求3所述放电电路，其特征在于，所述物理开关子电路与充电开关子电路的连接点，是所述第二二极管(D2)的阳极与所述三极管(Q2)的集电极的连接点。

5.根据权利要求3所述放电电路，其特征在于，所述供电开关子电路包括第五电阻(R5)、第六电阻(R6)、第二电容(C2)、PMOS管(Q3)和第五端点(F5)；其中，第五电阻(R5)的一端与第六电阻(R6)的一端连接，第五电阻(R5)的另一端与PMOS管(Q3)的源极连接，第二电容(C2)耦接于PMOS管(Q3)的源极和栅极之间，第二电容(C2)与PMOS管的源极连接点与第五端点(F5)连接。

6.根据权利要求5所述放电电路，其特征在于，所述物理开关子电路与供电开关子电路的连接点，是所述第二二极管(D2)的阳极与所述第六电阻的另一端的连接点；所述充电开关子电路与供电开关子电路的连接点，是所述三极管(Q2)的集电极与第六电阻(R6)的另一端的连接点。

7.根据权利要求5所述放电电路，其特征在于，所述自举放电子电路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、NMOS管(Q1)、第一电容(C1)、第三二极管(D3)、第四端点(F4)和第六端点(F6)；其中，第三电阻(R3)与第四电阻(R4)并联连接于第一并联节点和第二并联节点，第三电阻(R3)与第四电阻(R4)的第一并联节点与NMOS管(Q1)的漏极连接，第三电阻(R3)与第四电阻(R4)的第二并联节点与第一电阻(R1)的一端连接，第一电阻(R1)的另一端与第二电阻(R2)的一端连接，第二电阻(R2)的另一端与地线连接，NMOS管(Q1)的栅极与第三二极管(D3)的阳极连接，NMOS管(Q1)的源极与地线连接，第一电容(C1)耦接于第三电阻(R3)与第四电阻(R4)的第二并联节点和NMOS管(Q1)的源极之间，第一电容(C1)与第三电阻(R3)和第四电阻(R4)的第二并联节点的连接点与第六端点(F6)连接，第三二极管(D3)的阴极与第四端点(F4)连接。

8.根据权利要求7所述放电电路，其特征在于，所述物理开关子电路与自举放电子电路的连接点，是所述第二二极管(D2)的阳极与所述第三二极管(D3)的阴极的连接点；所述充电开关子电路与自举放电子电路的连接点，是所述三极管(Q2)的集电极与所述第三二极管(D3)的阴极的连接点；所述供电开关子电路与自举放电子电路的连接点，是所述PMOS管(Q3)的漏极与所述第一电阻(R1)的一端的连接点。

Images