CN212752434U - 成像传感器 - Google Patents

成像传感器 Download PDF

Info

Publication number
CN212752434U
CN212752434U CN202022138976.9U CN202022138976U CN212752434U CN 212752434 U CN212752434 U CN 212752434U CN 202022138976 U CN202022138976 U CN 202022138976U CN 212752434 U CN212752434 U CN 212752434U
Authority
CN
China
Prior art keywords
photodiode
pixel
anode
coupled
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022138976.9U
Other languages
English (en)
Inventor
F·卡克林
J·M·雷诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Research and Development Ltd
Original Assignee
STMicroelectronics Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Research and Development Ltd filed Critical STMicroelectronics Research and Development Ltd
Application granted granted Critical
Publication of CN212752434U publication Critical patent/CN212752434U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开的各实施例涉及成像传感器。一种成像传感器，包括像素阵列，该像素阵列包含光电二极管，光电二极管通过全厚度深沟槽隔离而彼此隔离。在逐行的基础上，行控制电路装置控制像素阵列的哪些行在成像模式中操作以及像素阵列的哪些行在能量收集模式中操作。开关电路装置选择性地将在能量收集模式中操作的成行的光电二极管的不同组连接成在电压输出线和接地线之间的正向偏置串联配置，或连接成在电压输出线和接地线之间的正向偏置并联配置。根据本公开的实施例，提供了改进的能量收集设备。

Description

成像传感器
技术领域
本公开涉及成像传感器。
背景技术
CMOS半导体技术被用于各种应用中，诸如图像传感器。由于这种图像传感器通常被包含在便携式设备(诸如智能手机)中，因此它们由电池供电。然而，图像传感器具有高的能量消耗，并且因此这种图像传感器的频繁使用可以迅速耗尽图像传感器被合并到其中的设备的电池。在智能手机的情况下，特别不期望电池的耗尽，因为用户既期望较长的电池寿命，又期望频繁利用图像传感器(例如，以捕获数字图像或视频、使用视频聊天应用等)的能力。
因此，已知的是将从环境收集能量的分离的光伏设备合并到包含CMOS图像传感器的设备中。但是，分离的光伏器件与CMOS图像传感器一起使用可能不期望地增加它们被合并到其中的设备的成本、复杂性和尺寸。
因此，已经开发了能够收集能量的CMOS图像传感器系统。然而，使用这些设计的高电压生成面积低效、后期制造不灵活，并且涉及附加电路装置(诸如升压转换器和电荷泵)来辅助能量收集。更进一步地，当采用已知的CMOS技术时，固有形成的寄生结构对高电压生成施加了附加的缺点，诸如由于共同共用衬底而形成的寄生结二极管的产生，其消耗所收集的功率的大部分。附加地，在使用低电压生成来减轻这些缺点的情况下，出现了新的缺点，诸如低操作速度和准确性。此外，在这些能够收集能量的CMOS图像传感器系统被放置在透镜后面的情况下(例如，在具有固定模式的CMOS成像像素和CMOS能量收集像素的相机单元的情况下)，投影图像可能会在CMOS能量收集像素上引起阴影，这降低了所生成的功率。
因此，明显的是，需要进一步开发CMOS能量收集技术。
实用新型内容
本公开至少解决了上述成本、复杂性和尺寸问题。
根据本公开的第一方面，提供了一种成像传感器，包括：像素阵列，像素阵列中的每个像素包含光电二极管，光电二极管通过全厚度深沟槽隔离而被彼此隔离；模式选择电路装置，被配置为控制像素阵列中的哪些像素组在成像模式中操作以及像素阵列中的哪些像素组在能量收集模式中操作；以及开关电路装置，被配置为选择性地将在能量收集模式中操作的成行的光电二极管的不同组连接成电压输出线和接地线之间的正向偏置串联配置，或连接成电压输出线和接地线之间的正向偏置并联配置。
在一些实施例中，开关电路装置通过以下方式将光电二极管的给定组连接成正向偏置串联配置：将给定组的第一光电二极管的阳极连接到电压输出线，将给定组的第二光电二极管的阳极连接到给定组的第一光电二极管的阴极，将给定组的第三光电二极管的阳极连接到给定组的第二光电二极管的阴极，将给定组的第四光电二极管的阳极连接到给定组的第三光电二极管的阴极，并且将给定组的第四光电二极管的阴极连接到接地线。
在一些实施例中，开关电路装置通过以下方式将光电二极管的给定组连接成正向偏置并联配置：将给定组的第一光电二极管的阳极连接到电压输出线，将给定组的第二光电二极管的阳极连接到给定组的第一光电二极管的阴极，将给定组的第二光电二极管的阴极连接到接地线，将给定组的第三光电二极管的阳极连接到电压输出线，将给定组的第四光电二极管的阳极连接到给定组的第三光电二极管的阴极，并且将给定组的第四光电二极管的阴极连接到接地线。
在一些实施例中，开关电路装置通过以下方式将光电二极管的给定组连接成正向偏置并联配置：将给定组的第一光电二极管的阳极连接到电压输出线并且将给定组的第一光电二极管的阴极连接到接地线，将给定组的第二光电二极管的阳极连接到电压输出线，并且将给定组的第二光电二极管的阴极连接到接地线，将给定组的第三光电二极管的阳极连接到电压输出线，并且将给定组的第三光电二极管的阴极连接到接地线，以及将给定组的第四光电二极管的阳极连接到电压输出线，并且将给定组的第四光电二极管的阴极连接到接地线。
在一些实施例中，开关电路装置被配置为将在能量收集模式中操作的成行的光电二极管的至少一个组连接成正向偏置串联配置，并且将在能量收集模式中操作的成行的光电二极管的至少一个组连接成正向偏置并联配置。
在一些实施例中，光电二极管的每个组包括四个光电二极管。
在一些实施例中，光电二极管的每个行在成像模式和能量收集模式之间能够选择性地切换。
在一些实施例中，针对给定像素组的每个第一像素，模式选择电路装置包括成像选择晶体管和能量收集选择晶体管，当在成像模式中时，成像选择晶体管将像素的光电二极管的阳极耦合到接地，当处于能量收集模式时，能量收集选择晶体管将像素的光电二极管的阴极耦合到接地；并且其中针对给定像素组的、除给定像素组的第一像素以外的每个像素，模式选择电路装置包括成像选择晶体管和能量收集选择晶体管，当在成像模式中时，成像选择晶体管将像素的光电二极管的阳极耦合到接地，当在能量收集模式中时，能量收集选择晶体管将像素的光电二极管的阴极耦合到针对像素的开关电路装置。
在一些实施例中，针对给定像素组的、除给定像素组的最后像素之外的每个像素，开关电路装置包括：传输门，选择性地将像素的光电二极管的阳极耦合到给定像素组的下一像素的能量收集选择晶体管；以及选择晶体管，当传输门未将像素的光电二极管的阳极耦合到给定像素组的下一像素的能量收集选择晶体管时，将给定像素组的下一像素的能量收集选择晶体管选择性地耦合到接地。
根据本公开的第二方面，提供了一种成像传感器，其特征在于，包括：像素的阵列，像素的阵列被分成多个像素组行，像素组行被分成多个像素组，其中每个像素组包括：第一像素，包括：第一光电二极管；以及模式选择电路装置，当像素组所属的像素组行在成像模式中时，模式选择电路装置将第一光电二极管的阳极耦合到接地；并且当像素组所属的像素组行在能量收集模式中时，模式选择电路装置将第一光电二极管的阴极耦合到接地；互连电路装置，耦合在像素组和输出线之间；以及最后像素，包括：最后光电二极管；以及模式选择电路装置，当像素组所属的像素组行在能量收集模式中并且最后像素在隔离模式中时，模式选择电路装置将最后光电二极管的阴极耦合到接地；当像素组所属的像素组行在能量收集模式中并且最后像素在互连模式中时，模式选择电路装置将最后光电二极管的阴极耦合到互连电路装置；并且当像素组所属的像素组行在成像模式中时，模式选择电路装置将最后光电二极管的阳极耦合到接地。
在一些实施例中，第一像素的模式选择电路装置包括：第一n沟道晶体管，具有耦合到接地的源极、耦合到第一光电二极管的阳极的漏极、以及耦合到成像选择信号的栅极，当像素组所属的像素组行在成像模式中时，成像选择信号被断言，以及第二n沟道晶体管，具有耦合到接地的源极、耦合到第一光电二极管的阴极的漏极、以及耦合到能量收集选择信号的栅极，当像素组所属的像素组行在能量收集模式中时，能量收集选择信号被断言。
在一些实施例中，每个像素组还包括：第二像素，包括：第二光电二极管；以及模式选择电路装置，当像素组所属的像素组行在成像模式中时，模式选择电路装置将第二光电二极管的阳极耦合到接地；当像素组所属的像素组行在能量收集模式中并且第二像素在隔离模式中时，模式选择电路装置将第二光电二极管的阳极耦合到接地；并且当像素组所属的像素组行在能量收集模式中并且第二像素在互连模式中时，模式选择电路装置将第二光电二极管的阳极耦合到互连电路装置；其中模式选择电路装置包括：第三n沟道晶体管，具有耦合到地接的源极、耦合到第二光电二极管的阳极的漏极、以及耦合到成像选择信号的栅极；以及第四n沟道晶体管，具有耦合到互连电路装置的源极、耦合到第二光电二极管的阴极的漏极、以及耦合到能量收集选择信号的栅极。
在一些实施例中，互连电路装置包括：第一传输门，耦合在第一光电二极管的阳极和第四n沟道晶体管的源极之间，第一传输门基于对第二控制信号和第三控制信号执行的逻辑或运算的结果进行操作；第五n沟道晶体管，具有耦合到接地的源极、耦合到第四n沟道晶体管的源极的漏极、以及耦合到第一控制信号的栅极；以及第一晶体管，具有耦合到输出线的源极、耦合到第一光电二极管的阳极的漏极、以及耦合到第一控制信号的栅极。
在一些实施例中，每个像素组还包括：第三像素，包括：第三光电二极管；以及模式选择电路装置，当像素组所属的像素组行在成像模式中时，模式选择电路装置将第三光电二极管的阳极耦合到接地；当像素组所属的像素组行在能量收集模式中并且第三像素在隔离模式中时，模式选择电路装置将第三光电二极管的阳极耦合到接地；并且当像素组所属的像素组行在能量收集模式中并且第三像素在互连模式中时，将第三光电二极管的阳极耦合到互连电路装置；其中模式选择电路装置包括：第六n沟道晶体管，具有耦合到接地的源极、耦合到第三光电二极管的阳极的漏极、以及耦合到成像选择信号栅极；以及第七n沟道晶体管，具有耦合到互连电路装置的源极、耦合到第三光电二极管的阴极的漏极、以及耦合到能量收集选择信号的栅极。
在一些实施例中，互连电路装置还包括：第二传输门，耦合在第二光电二极管的阳极和第七n沟道晶体管的源极之间，第二传输门基于第三控制信号进行操作；第八n沟道晶体管，具有耦合到接地的源极、耦合到第七n沟道晶体管的源极的漏极、以及耦合到对第一控制信号和第二控制信号执行的逻辑或运算的结果的栅极；以及第二晶体管，具有耦合到输出线的源极、耦合到第二光电二极管的阳极的漏极、以及耦合到对第一控制信号和第二控制信号执行的逻辑或运算的结果的栅极。
在一些实施例中，最后像素的模式选择电路装置包括：第九n沟道晶体管，具有耦合到接地的源极、耦合到最后光电二极管的阳极的漏极、以及耦合到成像选择信号的栅极；以及第十n沟道晶体管，具有耦合到最后光电二极管的阴极的漏极、耦合到互连电路装置的源极、以及耦合到能量收集选择信号的栅极。
在一些实施例中，互连电路装置还包括：第三晶体管，具有耦合到输出线的源极、耦合到第三光电二极管的阳极的漏极、以及耦合到第一控制信号的栅极；第三传输门，耦合在第三光电二极管的阳极和第十n沟道晶体管的源极之间，第三传输门基于对第二控制信号和第三控制信号执行的逻辑或运算的结果进行操作；第十一n沟道晶体管，具有耦合到第十n沟道晶体管的源极的漏极、耦合到接地的源极、以及耦合到第一控制信号的栅极；以及第四晶体管，具有耦合到输出线的源极、耦合到最后光电二极管的阳极的漏极、以及耦合到对第一控制信号、第二控制信号和第三控制信号执行的逻辑或运算的结果的栅极。
根据本公开的实施例，提供了改进的能量收集设备。
附图说明
图1是能够在成像模式中捕获图像数据以及在光伏模式中收集功率的可重新配置的CMOS成像阵列的框图。
图2A是当被配置为串联连接时，图1的CMOS成像阵列内的可重新配置的CMOS成像单元的框图。
图2B是当被配置为两个串联电路的并联连接时，图1的CMOS成像阵列内的可重新配置的CMOS成像单元的框图。
图2C是当被配置为并联连接时，图1的CMOS成像阵列内的可重新配置的CMOS成像单元的框图。
图3是图1的可重新配置的CMOS成像单元的像素组的示意图，开关电路装置以框图被示出。
图4是图3的可重新配置的CMOS成像单元的像素组的示意图，像素以简化形式被示出，但是开关电路装置以完整示意图形式被示出。
图5是图3的像素的示意性截面图。
具体实施方式
本文公开了一种成像传感器，包括像素阵列，像素阵列的每个像素包含光电二极管，光电二极管通过全厚度深沟槽隔离而彼此隔离。模式选择电路装置被配置为控制像素阵列的哪些像素组在成像模式中操作以及像素阵列的哪些像素组在能量收集模式中操作。开关电路装置被配置为选择性地将在能量收集模式中操作的成行的光电二极管的不同组连接成电压输出线和接地线之间的正向偏置串联配置，或连接成电压输出线和接地线之间的正向偏置并联配置。
开关电路装置可以通过以下方式将光电二极管的给定组连接成正向偏置串联配置：将给定组的第一光电二极管的阳极连接到电压输出线，将给定组的第二光电二极管的阳极连接到给定组的第一光电二极管的阴极，将给定组的第三光电二极管的阳极连接到给定组的第二光电二极管的阴极，将给定组的第四光电二极管的阳极连接到给定组的第三光电二极管的阴极，以及将给定组的第四光电二极管的阴极连接到接地线。
开关电路装置可以通过以下方式将光电二极管的给定组连接成正向偏置并联配置：将给定组的第一光电二极管的阳极连接到电压输出线，将给定组的第二光电二极管的阳极连接到给定组的第一光电二极管的阴极，将给定组的第二光电二极管的阴极连接到接地线，将给定组的第三光电二极管的阳极连接到电压输出线，将给定组的第四光电二极管的阳极连接到给定组的第三光电二极管的阴极，并且将给定组的第四光电二极管的阴极连接到接地线。
开关电路装置可以通过以下方式将光电二极管的给定组连接成正向偏置并联配置：将给定组的第一光电二极管的阳极连接到电压输出线并且将给定组的第一光电二极管的阴极连接到接地线，将给定组的第二光电二极管的阳极连接到电压输出线，并且将给定组的第二光电二极管的阴极连接到接地线，将给定组的第三光电二极管的阳极连接到电压输出线，并且将给定组的第三光电二极管的阴极连接到接地线，并且将给定组的第四光电二极管的阳极连接到电压输出线，并且将给定组的第四光电二极管的阴极连接到接地线。
开关电路装置可以被配置为将在能量收集模式中操作的成行的光电二极管的至少一个组连接成正向偏置串联配置，并且将在能量收集模式中操作的成行的光电二极管的至少一个组连接成正向偏置并联配置。
光电二极管的每个组可以包括四个光电二极管。
光电二极管的每个行可以在成像模式和能量收集模式之间选择性地可切换。
针对给定像素组的每个第一像素，模式选择电路装置可以包括成像选择晶体管和能量收集选择晶体管，当在成像模式中时，成像选择晶体管将该像素的光电二极管的阳极耦合到接地，当在能量收集模式中时，能量收集选择晶体管将该像素的光电二极管的阴极耦合到接地。另外，针对给定像素组的、除给定像素组的第一像素以外的每个像素，模式选择电路装置可以包括成像选择晶体管和能量收集选择晶体管，当在成像模式中时，成像选择晶体管将该像素的光电二极管的阳极耦合到接地，当在能量收集模式中，能量收集选择晶体管将该像素的光电二极管的阴极耦合到针对该像素的开关电路装置。
针对给定像素组的、除给定像素组的最后像素之外的每个像素，开关电路装置可以包括传输门和选择晶体管，传输门选择性地将该像素的光电二极管的阳极耦合到给定像素组的下一像素的能量收集选择晶体管；当传输门未将该像素的光电二极管的阳极耦合到给定像素组的下一像素的能量收集选择晶体管时，选择晶体管将给定像素组的下一像素的能量收集选择晶体管选择性地耦合到接地。
以下公开内容使本领域技术人员能够制造和使用本文公开的主题。在不脱离本公开的精神和范围的情况下，本文描述的一般原理可以应用于除上面详述的实施例和应用之外的实施例和应用。本公开不旨在限于所示出的实施例，而是应当被赋予与本文公开或建议的原理和特征一致的最宽范围。
现在描述成像传感器100。成像传感器100包括形成在衬底上的像素阵列101。行控制电路装置104和开关电路装置105也形成在衬底上。因此，图像传感器可以是使用CMOS技术形成的集成电路芯片。
像素阵列101是成像像素的阵列，其中每个成像像素包括光电二极管。这些光电二极管通过形成在衬底中的全厚度深沟槽隔离和集成电路芯片的隔离层而彼此隔离。
行控制电路装置104控制像素阵列101的哪些行使其光电二极管被反向偏置以在成像模式中操作，并且控制像素阵列101的哪些行使其光电二极管正向偏置以在能量收集模式中操作(行控制电路装置104驱动EH和IM线(将在下面描述)。如所图示的，一些行102可以在能量收集模式中操作，同时其他行103在成像模式中操作，这意味着像素阵列101的一些部分可以执行图像捕获，而(同时)像素阵列101的其他部分收集能量。
在能量收集模式中操作的行102被布置成四个像素的组(每个像素包含通过全厚度深沟槽隔离而隔离的光电二极管)，在x方向上有n个这种组，在y方向上有m个这种组，应当理解，n和m可以是任何数目，并且m可以由行控制电路装置104动态可选择。这些组被布置成m个组行。例如，在这里，存在组行110a...110m。组行110a包含组110a1...110an，而组行110m包含组110m1...110mn。每个组包含被布置成正方形的四个像素。例如，组110a1包含像素PV1-PV4。如稍后将示出的，每个像素包括对应的光电二极管(例如，像素PV1包括光电二极管D1，像素PV2包括光电二极管D2，像素PV3包括光电二极管D3，并且像素PV4包括光电二极管D4)。
来自不同组110的像素中的光电二极管共享相同的阴极线和阳极线，即，组110a1至110an中的所有像素PV1将连接到节点PV1C和节点GND/PV1A。类似地，对于这些组中的其他像素PV2-PV4，阴极线和阳极线被共享，即，组110a1至组110an中的所有像素PV2-PV4连接到节点PVxC和GND/PVxA(对于PV2，x为2；对于PV3，x为3；对于PV4，x为4)。
组110m1至组110mn中的所有像素PV1将共享节点PVm1C和节点GND/PVm1A。类似地，对于其他像素PV2-PV4，节点PVmxC和GND/PVmxA被共享并且连接到开关电路装置105。
开关电路装置105选择性地控制在共享节点PVxC和GND/PVxA、PVmxC和GND/PVmxA与GND和单个VOUT之间的互连。开关160、161、162和晶体管MN17、MN19、MN21、MN23、MP9、MP10、MP11和MP12是框105的一部分。
在图2A至图2C中示出了可以通过开关电路装置105设置组的光电二极管的不同方式的示例。从图2A开始，光电二极管可以串联耦合在电压输出线VOUT和接地之间。更详细地，光电二极管D1的阳极耦合到电压输出线VOUT，光电二极管D2的阳极耦合到光电二极管D1的阴极，光电二极管D3的阳极耦合到光电二极管D2的阴极，光电二极管D4的阳极耦合到光电二极管D3的阴极，并且光电二极管D4的阴极耦合到接地。因此，注意，这意味着图2A中所示的光电二极管D1-D4被正向偏置。另外，在二极管D1-D4的所有阳极和所有阴极之间存在隔离，这是使用全厚度深沟槽隔离来实现的。
继续到图2B中所示的示例，光电二极管可以布置成并联耦合的两个串联串。更详细地，光电二极管D1的阳极耦合到电压输出线VOUT，光电二极管D3的阳极耦合到光电二极管D1的阴极，并且光电二极管D3的阴极耦合到接地，而光电二极管D2的阳极耦合到电压输出线VOUT，光电二极管D4的阳极耦合到光电二极管D2的阴极，并且光电二极管D4的阴极耦合到接地。因此，注意，光电二极管D1和D3串联耦合，然后又与串联耦合的光电二极管D2和D4并联耦合。图2B中所示的光电二极管D1-D4被正向偏置。
继续到图2C中所示的示例，光电二极管可以在电压输出线VOUT和接地之间彼此并联耦合。更详细地，光电二极管D1-D4的阳极耦合到电压输出线VOUT，并且光电二极管D1-D4的阴极耦合到接地。图2C中所示的光电二极管D1-D4被正向偏置。
对于行110的组，从图2A至图2C中所示的布置中，开关电路装置105可以通过动态选择来选择或改变在电压输出线VOUT处生成的电压。注意，在一些实施例中，每个行110旨在具有相同的所选择的布置，但在其他实施例中不必如此。而且，行控制电路装置104可以选择能量收集像素的物理位置，从而允许避免被图像遮挡的行，该图像通过覆盖成像传感器100的透镜投影到那些行上，并且允许选择未被遮挡的光入射在其上的行。
开关控制电路装置105对VOUT线进行输出。在成像传感器100被合并到其中的设备中，输出电压VOUT可以用于任何期望目的。
尽管上面的组已经被显示为四个的组，但是应当理解，组可以是任意数目的像素，诸如两个、六个或八个像素，并且开关电路装置105可以将这些像素的光电二极管对应地耦合成任何合适的串联、并联或串联-并联组合。更进一步地，尽管组行已经被显示为均包含两个行，但是组行可以包含任意数目的组行，这意味着组可以是处于任意布置的任意数目的像素。
现在参考图3描述像素组110a1的示例电配置，应当理解，相同的电配置也可以用于其他像素组。像素组110a1包括像素PV1-PV4。
像素PV1包括n沟道晶体管MN1，其具有耦合到PV1C线的源极、耦合到节点N1的漏极以及耦合到EH线的栅极。光电二极管D1具有其耦合到GND/PV1A线的阳极，并且具有其耦合到节点N1的阴极。N沟道晶体管MN30具有其耦合到节点N2的源极、其耦合到节点N1的漏极，以及其耦合到RST线的栅极。P沟道晶体管MP2具有其耦合到供电电压VDD的源极、其耦合到节点N2的漏极，以及其耦合到VSEL线的栅极。N沟道晶体管MN2具有其耦合到接地的源极、其耦合到节点N2的漏极，以及其耦合到节点N1的栅极。N沟道晶体管MN3具有其耦合到接地的源极、其耦合到n沟道晶体管MN4的源极的漏极，以及其耦合到节点N2的栅极。N沟道晶体管MN4具有其耦合到线COL<11>的漏极、其耦合到n沟道晶体管MN3的漏极的源极，以及其耦合到RD线的栅极。
像素PV2包括n沟道晶体管MN5，其具有耦合到PV2C线的源极、耦合到节点N3的漏极以及耦合到EH线的栅极。光电二极管D2具有其耦合到GND/PV2A线的阳极，并且具有其耦合到节点N3的阴极。N沟道晶体管MN31具有其耦合到节点N4的源极、其耦合到节点N3的漏极，以及其耦合至RST线的栅极。P沟道晶体管MP4具有其耦合到供电电压VDD的源极、其耦合到节点N4的漏极，以及其耦合到VSEL线的栅极。N沟道晶体管MN6具有其耦合到接地的源极、其耦合到节点N4的漏极，以及其耦合到节点N3的栅极。N沟道晶体管MN7具有其耦合到接地的源极、其耦合到n沟道晶体管MN8的源极的漏极，以及其耦合到节点N4的栅极。N沟道晶体管MN8具有其耦合到线COL<12>的漏极、其耦合到n沟道晶体管MN7的漏极的源极，以及其耦合到RD线的栅极。
像素PV3包括n沟道晶体管MN9，其具有耦合到PV3C线的源极、耦合到节点N5的漏极以及耦合到EH线的栅极。光电二极管D3具有其耦合到GND/PV3A线的阳极，并且具有其耦合到节点N5的阴极。N沟道晶体管MN13具有其耦合到节点N6的源极、其耦合到节点N5的漏极，以及其耦合到RST线的栅极。P沟道晶体管MP6具有其耦合到供电电压VDD的源极、其耦合到节点N6的漏极，以及其耦合到VSEL线的栅极。N沟道晶体管MN10具有其耦合到接地的源极、其耦合到节点N6的漏极，以及其耦合到节点N5的栅极。N沟道晶体管MN11具有其耦合到接地的源极，其耦合到n沟道晶体管MN12的源极的漏极，以及其耦合到节点N6的栅极。N沟道晶体管MN12具有其耦合到线COL<21>的漏极，其耦合到n沟道晶体管MN11的漏极的源极，以及其耦合到RD线的栅极。
像素PV4包括n沟道晶体管MN13，其具有耦合到PV4C线的源极、耦合到节点N7的漏极以及耦合到EH线的栅极。光电二极管D4具有其耦合到GND/PV4A线的阳极，并且具有其耦合到节点N7的阴极。N沟道晶体管MN33具有其耦合到节点N8的源极、其耦合到节点N7的漏极，以及其耦合到RST线的栅极。P沟道晶体管MP8具有其耦合到供电电压VDD的源极、其耦合到节点N8的漏极，以及其耦合到VSEL线的栅极。N沟道晶体管MN14具有其耦合到接地的源极、其耦合到节点N8的漏极，以及其耦合到节点N7的栅极。N沟道晶体管MN15具有其耦合到接地的源极、其耦合到n沟道晶体管MN16的源极的漏极，以及其耦合到节点N8的栅极。N沟道晶体管MN16具有其耦合到线COL<22>的漏极、其耦合到n沟道晶体管MN15的漏极的源极，以及其耦合到RD线的栅极。
注意，在一些设计中，n沟道晶体管MN1、MN5、MN9和MN13可以用PMOS晶体管或CMOS传输门代替。
当组行110a要在成像模式中操作时，行控制电路装置104将EH线驱动为低并且将IM线驱动为高，以便将n沟道晶体管MN1、MN5、MN9和MN13关断并且将n沟道晶体管MN17、MN19、MN21和MN23导通(在图4中示出并且在下面描述)。由于本公开的焦点在能量收集模式上，为简洁起见，不再进一步描述处于成像模式的组行110a的描述。
在能量收集模式中，行控制电路装置104将EH线驱动为高，以便将n沟道晶体管MN1、MN5、MN9和MN13导通，并且将IM线驱动为低。另外，RST线被驱动为低，以将n沟道晶体管MN30、MN31、MN32和MN33关断，并且VSEL线被驱动为高以将p沟道晶体管MP2、MP4、MP6和MP8关断。
在能量收集模式中，开关电路装置151适当地互连各种PV1C、PV2C、PV3C和PV4C线以及GND/PV1A、GND/PV2A、GND/PV3A、GND/PV4A线，以将像素PV1-PV4电连接成上述串联、并联或串联-并联配置。
另外参考图4，将在像素组110a1的背景下描述开关电路装置151的结构和功能。这里，注意，像素PV1-PV4的结构被简化，未示出与能量收集模式无关的晶体管，从而可以更清楚地示出和理解该结构的其余部分。像素PV1可以被称为像素组110a1中的“第一像素”，并且像素PV4可以被称为像素组110a1中的“最后像素”。
像素PV1的结构如上面关于图3所描述的那样。然而，在这里，所示的是，开关电路装置151包括n沟道晶体管MN17，n沟道晶体管MN17具有其耦合到接地的源极、其耦合到GND/PV1A线的漏极，以及其耦合到IM线的栅极。P沟道晶体管MP9具有其耦合到VOUT线的源极、其耦合到GND/PV1A线的漏极，其耦合到控制信号A的栅极。
像素PV2的结构如上面关于图3所描述的那样。然而，在这里，所示的是，开关电路装置151还包括传输门160，其基于对控制信号B和控制信号C执行的布尔(Boolean)或运算来操作，以将GND/PV1A线选择性地耦合到n沟道晶体管MN18的漏极。N沟道晶体管MN18具有其耦合到传输门160的输出的漏极、其耦合到接地的源极，以及其耦合到控制信号A的栅极。N沟道晶体管MN19具有其耦合到地的源极、其耦合到GND/PV2A线的漏极，以及其耦合到IM线的栅极。P沟道晶体管MP10具有其耦合到VOUT线的源极、其耦合到GND/PV2A线的漏极，以及其耦合到对控制信号A和控制信号B执行的布尔或运算的结果的栅极。
像素PV3的结构如上面关于图3所描述的那样。然而，在这里，所示的是，开关电路装置151还包括传输门161，该传输门基于控制信号C进行操作以选择性地将GND/PV2A线耦合到n沟道晶体管MN20的漏极。N沟道晶体管MN20具有其耦合到传输门161的输出的漏极、其耦合到接地的源极，以及其耦合到对控制信号A和控制信号B执行的布尔或运算的结果的栅极。N沟道晶体管MN21具有其耦合到接地的源极、其耦合到GND/PV3A线的漏极，以及其耦合到IM线的栅极。P沟道晶体管MP11具有其耦合到VOUT线的源极、其耦合到GND/PV3A线的漏极，以及其耦合到控制信号A的栅极。
像素PV4的结构如上面关于图3所描述的那样。然而，在这里，所示的是，开关电路装置151还包括传输门162，其基于对控制信号B和控制信号C执行的布尔或运算来操作，以将GND/PV3A线选择性地耦合到n沟道晶体管MN22的漏极。N沟道晶体管MN22具有其耦合到传输门162的输出的漏极、其耦合到接地的源极，以及其耦合到控制信号A的栅极。N沟道晶体管MN23具有其耦合到接地的源极、其耦合到GND/PV4A线的漏极，以及其耦合到IM线的栅极。P沟道晶体管MP12具有其耦合到VOUT线的源极、其耦合到GND/PV4A线的漏极，以及其耦合到对控制信号A、控制信号B和控制信号C执行的布尔或运算的结果的栅极。
下表图示了用于将像素PV1-PV4设置成如上所述的串联、并联或串联-并联配置的控制信号A、B和C的状态。这些控制信号的状态可以被编程到开关电路装置105中。
模式 控制信号A 控制信号B 控制信号C
串联 0 0 1
并联 1 0 0
串联-并联 0 1 0
现在将描述开关电路装置151和像素组110a1在能量收集模式中的操作。在能量收集模式中，EH信号被驱动为高，将n沟道晶体管MN1、MN5、MN9和MN13导通，而IM信号被驱动为低，将n沟道晶体管MN17、MN19、MN21和MN23关断。
为了将像素PV1-PV4串联连接并且因此将光电二极管D1-D4串联连接(图2A中所示的配置)，控制信号A和控制信号B被驱动为低，而控制信号C被驱动为高。这具有以下效果：将传输门160-162导通，将p沟道晶体管MP9、MP10和MP11关断，将p沟道晶体管MP12导通，将n沟道晶体管MN18、MN20和MN22关断，以及将n沟道晶体管MN1、MN5、MN9和MN13导通。结果，光电二极管D1-D4被串联连接并且在接地和VOUT之间正向偏置，并且当光入射在光电二极管D1-D4上时，通过n沟道晶体管MN1、光电二极管D1、传输门160、n沟道晶体管MN5、光电二极管D2、传输门161、n沟道晶体管MN9、光电二极管D3、传输门162、n沟道晶体管MN13、光电二极管D4和p沟道晶体管MP12，在地和VOUT之间形成电流路径。注意，在这里，像素PV2-PV4均可以被认为处于“互连模式”，因为它们的二极管D3-D4的阴极均连接到之前像素PV1-PV3的二极管D1-D3的阳极。例如，光电二极管D2的阴极通过晶体管MN5和传输门160连接到光电二极管D1的阳极，光电二极管D3的阴极通过晶体管MN9和传输门161连接到光电二极管D2的阳极，并且光电二极管D4的阴极通过晶体管MN13和传输门162连接到光电二极管D3的阳极。
为了将像素PV1-PV4并联连接并且因此将光电二极管D1-D4并联连接(图2C中所示的配置)，控制信号A被驱动为高，而控制信号B和C被驱动为低。这具有以下效果：将传输门160-162关断，将p沟道晶体管MP9、MP10、MP11和MP12导通，以及将n沟道晶体管MN1、MN18、MN5、MN20、MN9、MN22，和MN13导通。结果，光电二极管D1-D4彼此并联连接并且在接地VOUT之间正向偏置。当光入射在光电二极管D1-D4上时，形成四个电流路径。通过n沟道晶体管MN1、光电二极管D1和p沟道晶体管MP9，在接地和VOUT之间形成第一电流路径。通过n沟道晶体管MN18、n沟道晶体管MN5、光电二极管D2和p沟道晶体管MP10，在接地和VOUT之间形成第二电流路径。通过n沟道晶体管MN20、n沟道晶体管MN9、光电二极管D3和p沟道晶体管MP11，在接地和VOUT之间形成第三电流路径。通过n沟道晶体管MN22、n沟道晶体管MN13、光电二极管D4和p沟道晶体管MP12，在接地和VOUT之间形成第四电流路径。注意，在这里，像素PV1-PV4均可以被认为在“隔离模式”中，因为其二极管D1-D4的阴极未连接到任何其他二极管的阳极，而是通过晶体管MN1、MN5、MN18、MN9、MN20、MN13和MN22连接到接地。
为了将像素PV1-PV4串联-并联连接并且因此将光电二极管D1-D4串联-并联连接(图2B中所示的配置)，控制信号B被驱动为高，而控制信号A和C被驱动为低。这具有以下效果：将传输门160和162导通，同时将传输门161关断，将p沟道晶体管MP9和MP11关断，将n沟道晶体管MN18和MN22关断，将n沟道晶体管MN1、MN5、MN20、MN9和MN13导通，以及将p沟道晶体管MP10和MP12导通。结果，光电二极管D1和D3串联连接并且在接地和VOUT之间正向偏置，光电二极管D2和D4串联连接并且在接地和VOUT之间正向偏置，并且D1和D3的串联组合与D2和D4的串联组合并联连接。当光入射在光电二极管D1-D4上时，形成两个电流路径。通过n沟道晶体管MN1、光电二极管D1、传输门160、n沟道晶体管MN5、光电二极管D2和p沟道晶体管MP10，在接地和VOUT之间形成第一电流路径。通过n沟道晶体管MN20和MN9、光电二极管D3、传输门162、n沟道晶体管MN13、光电二极管D4和p沟道晶体管MP12，在接地和VOUT之间形成第二电流路径。注意，在这里，像素PV2和PV4均可以被认为在“互连模式”中，因为它们的二极管D2和D4的阴极连接到之前像素PV1和PV3的二极管D1和D3的阳极。例如，通过晶体管MN5和传输门160，光电二极管D2的阴极连接到光电二极管D1的阳极，通过晶体管MN13和传输门162，光电二极管D4的阴极连接到光电二极管D3的阳极。在这里，还要注意，像素PV3可以被认为在“隔离模式”中，因为其光电二极管D3的阳极通过晶体管MN9和MN20连接到接地。
如上所述，每个像素包括通过全厚度深沟槽隔离与该像素的晶体管(以及与其他光电二极管和其他像素)分离的光电二极管。作为示例，在图5中示出了像素PV1的示意性截面图。如可以看出的，光电二极管D1的轻掺杂P-区域形成在隔离层上，并且被全厚度深沟槽隔离(DTI)包围，而D1的重掺杂P+和N+区域形成在光电二极管D1的轻掺杂P-区域内。
轻掺杂P-区域(其中形成了晶体管MN1、MN2、MN3、MN4、MN30和MP2的各种重掺杂区域)形成在隔离层上，并且通过全厚度深沟槽隔离与光电二极管D1的轻掺杂P-区域分离。
尽管在上面针对给定像素组的像素PV1描述并且在图5中示出了该结构，但应当理解，像素阵列101的每个像素可以具有该结构。
尽管已经针对有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，在不脱离如本文公开的本公开的范围的情况下，可以预期其他实施例。因此，本公开的范围应当仅由所附权利要求限制。

Claims (17)

1.一种成像传感器，其特征在于，包括：
像素阵列，所述像素阵列中的每个像素包含光电二极管，所述光电二极管通过全厚度深沟槽隔离而被彼此隔离；
模式选择电路装置，被配置为控制所述像素阵列中的哪些像素组在成像模式中操作以及所述像素阵列中的哪些像素组在能量收集模式中操作；以及
开关电路装置，被配置为选择性地将在所述能量收集模式中操作的成行的光电二极管的不同组连接成电压输出线和接地线之间的正向偏置串联配置，或连接成所述电压输出线和所述接地线之间的正向偏置并联配置。
2.根据权利要求1所述的成像传感器，其特征在于，所述开关电路装置通过以下方式将光电二极管的给定组连接成所述正向偏置串联配置：将所述给定组的第一光电二极管的阳极连接到所述电压输出线，将所述给定组的第二光电二极管的阳极连接到所述给定组的所述第一光电二极管的阴极，将所述给定组的第三光电二极管的阳极连接到所述给定组的所述第二光电二极管的阴极，将所述给定组的第四光电二极管的阳极连接到所述给定组的所述第三光电二极管的阴极，并且将所述给定组的所述第四光电二极管的阴极连接到所述接地线。
3.根据权利要求1所述的成像传感器，其特征在于，所述开关电路装置通过以下方式将光电二极管的给定组连接成所述正向偏置并联配置：将所述给定组的第一光电二极管的阳极连接到所述电压输出线，将所述给定组的第二光电二极管的阳极连接到所述给定组的所述第一光电二极管的阴极，将所述给定组的所述第二光电二极管的阴极连接到所述接地线，将所述给定组的第三光电二极管的阳极连接到所述电压输出线，将所述给定组的第四光电二极管的阳极连接到所述给定组的所述第三光电二极管的阴极，并且将所述给定组的所述第四光电二极管的阴极连接到所述接地线。
4.根据权利要求1所述的成像传感器，其特征在于，所述开关电路装置通过以下方式将光电二极管的给定组连接成所述正向偏置并联配置：将所述给定组的第一光电二极管的阳极连接到所述电压输出线并且将所述给定组的所述第一光电二极管的阴极连接到所述接地线，将所述给定组的第二光电二极管的阳极连接到所述电压输出线，并且将所述给定组的所述第二光电二极管的阴极连接到所述接地线，将所述给定组的第三光电二极管的阳极连接到所述电压输出线，并且将所述给定组的所述第三光电二极管的阴极连接到所述接地线，以及将所述给定组的第四光电二极管的阳极连接到所述电压输出线，并且将所述给定组的所述第四光电二极管的阴极连接到所述接地线。
5.根据权利要求1所述的成像传感器，其特征在于，所述开关电路装置被配置为将在所述能量收集模式中操作的成行的光电二极管的至少一个组连接成所述正向偏置串联配置，并且将在所述能量收集模式中操作的成行的光电二极管的至少一个组连接成所述正向偏置并联配置。
6.根据权利要求1所述的成像传感器，其特征在于，光电二极管的每个组包括四个光电二极管。
7.根据权利要求1所述的成像传感器，其特征在于，光电二极管的每个行在所述成像模式和所述能量收集模式之间能够选择性地切换。
8.根据权利要求1所述的成像传感器，其特征在于，
针对给定像素组的每个第一像素，所述模式选择电路装置包括成像选择晶体管和能量收集选择晶体管，当在所述成像模式中时，所述成像选择晶体管将所述像素的所述光电二极管的阳极耦合到接地，当处于所述能量收集模式时，所述能量收集选择晶体管将所述像素的所述光电二极管的阴极耦合到接地；并且
其中针对所述给定像素组的、除所述给定像素组的所述第一像素以外的每个像素，所述模式选择电路装置包括成像选择晶体管和能量收集选择晶体管，当在所述成像模式中时，所述成像选择晶体管将所述像素的所述光电二极管的阳极耦合到接地，当在所述能量收集模式中时，所述能量收集选择晶体管将所述像素的所述光电二极管的阴极耦合到针对所述像素的所述开关电路装置。
9.根据权利要求8所述的成像传感器，其特征在于，针对所述给定像素组的、除所述给定像素组的最后像素之外的每个像素，所述开关电路装置包括：
传输门，选择性地将所述像素的所述光电二极管的所述阳极耦合到所述给定像素组的下一像素的所述能量收集选择晶体管；以及
选择晶体管，当所述传输门未将所述像素的所述光电二极管的所述阳极耦合到所述给定像素组的所述下一像素的所述能量收集选择晶体管时，将所述给定像素组的所述下一像素的所述能量收集选择晶体管选择性地耦合到接地。
10.一种成像传感器，其特征在于，包括：
像素的阵列，所述像素的阵列被分成多个像素组行，所述像素组行被分成多个像素组，其中每个像素组包括：
第一像素，包括：
第一光电二极管；以及
模式选择电路装置，当所述像素组所属的所述像素组行在成像模式中时，所述模式选择电路装置将所述第一光电二极管的阳极耦合到接地；并且当所述像素组所属的所述像素组行在能量收集模式中时，所述模式选择电路装置将所述第一光电二极管的阴极耦合到接地；
互连电路装置，耦合在所述像素组和输出线之间；以及
最后像素，包括：
最后光电二极管；以及
模式选择电路装置，当所述像素组所属的所述像素组行在所述能量收集模式中并且所述最后像素在隔离模式中时，所述模式选择电路装置将所述最后光电二极管的阴极耦合到接地；当所述像素组所属的所述像素组行在所述能量收集模式中并且所述最后像素在互连模式中时，所述模式选择电路装置将所述最后光电二极管的所述阴极耦合到所述互连电路装置；并且当所述像素组所属的所述像素组行在所述成像模式中时，所述模式选择电路装置将所述最后光电二极管的阳极耦合到接地。
11.根据权利要求10所述的成像传感器，其特征在于，所述第一像素的所述模式选择电路装置包括：
第一n沟道晶体管，具有耦合到接地的源极、耦合到所述第一光电二极管的所述阳极的漏极、以及耦合到成像选择信号的栅极，当所述像素组所属的所述像素组行在所述成像模式中时，所述成像选择信号被断言，以及
第二n沟道晶体管，具有耦合到接地的源极、耦合到所述第一光电二极管的所述阴极的漏极、以及耦合到能量收集选择信号的栅极，当所述像素组所属的所述像素组行在所述能量收集模式中时，所述能量收集选择信号被断言。
12.根据权利要求11所述的成像传感器，其特征在于，每个像素组还包括：
第二像素，包括：
第二光电二极管；以及
模式选择电路装置，当所述像素组所属的所述像素组行在所述成像模式中时，所述模式选择电路装置将所述第二光电二极管的阳极耦合到接地；当所述像素组所属的所述像素组行在所述能量收集模式中并且所述第二像素在隔离模式中时，所述模式选择电路装置将所述第二光电二极管的所述阳极耦合到接地；并且当所述像素组所属的所述像素组行在所述能量收集模式中并且所述第二像素在互连模式中时，所述模式选择电路装置将所述第二光电二极管的所述阳极耦合到所述互连电路装置；
其中所述模式选择电路装置包括：
第三n沟道晶体管，具有耦合到地接的源极、耦合到所述第二光电二极管的所述阳极的漏极、以及耦合到所述成像选择信号的栅极；以及
第四n沟道晶体管，具有耦合到所述互连电路装置的源极、耦合到所述第二光电二极管的所述阴极的漏极、以及耦合到所述能量收集选择信号的栅极。
13.根据权利要求12所述的成像传感器，其特征在于，所述互连电路装置包括：
第一传输门，耦合在所述第一光电二极管的所述阳极和所述第四n沟道晶体管的所述源极之间，所述第一传输门基于对第二控制信号和第三控制信号执行的逻辑或运算的结果进行操作；
第五n沟道晶体管，具有耦合到接地的源极、耦合到所述第四n沟道晶体管的所述源极的漏极、以及耦合到第一控制信号的栅极；以及
第一晶体管，具有耦合到所述输出线的源极、耦合到所述第一光电二极管的所述阳极的漏极、以及耦合到所述第一控制信号的栅极。
14.根据权利要求13所述的成像传感器，其特征在于，每个像素组还包括：
第三像素，包括：
第三光电二极管；以及
模式选择电路装置，当所述像素组所属的所述像素组行在所述成像模式中时，所述模式选择电路装置将所述第三光电二极管的阳极耦合到接地；当所述像素组所属的所述像素组行在所述能量收集模式中并且所述第三像素在隔离模式中时，所述模式选择电路装置将所述第三光电二极管的所述阳极耦合到接地；并且当所述像素组所属的所述像素组行在所述能量收集模式中并且所述第三像素在互连模式中时，将所述第三光电二极管的所述阳极耦合到所述互连电路装置；
其中所述模式选择电路装置包括：
第六n沟道晶体管，具有耦合到接地的源极、耦合到所述第三光电二极管的所述阳极的漏极、以及耦合到所述成像选择信号栅极；以及
第七n沟道晶体管，具有耦合到所述互连电路装置的源极、耦合到所述第三光电二极管的所述阴极的漏极、以及耦合到所述能量收集选择信号的栅极。
15.根据权利要求14所述的成像传感器，其特征在于，所述互连电路装置还包括：
第二传输门，耦合在所述第二光电二极管的所述阳极和所述第七n沟道晶体管的所述源极之间，所述第二传输门基于所述第三控制信号进行操作；
第八n沟道晶体管，具有耦合到接地的源极、耦合到所述第七n沟道晶体管的所述源极的漏极、以及耦合到对所述第一控制信号和所述第二控制信号执行的所述逻辑或运算的结果的栅极；以及
第二晶体管，具有耦合到所述输出线的源极、耦合到所述第二光电二极管的所述阳极的漏极、以及耦合到对所述第一控制信号和所述第二控制信号执行的所述逻辑或运算的所述结果的栅极。
16.根据权利要求15所述的成像传感器，其特征在于，所述最后像素的所述模式选择电路装置包括：
第九n沟道晶体管，具有耦合到接地的源极、耦合到所述最后光电二极管的所述阳极的漏极、以及耦合到所述成像选择信号的栅极；以及
第十n沟道晶体管，具有耦合到所述最后光电二极管的所述阴极的漏极、耦合到所述互连电路装置的源极、以及耦合到所述能量收集选择信号的栅极。
17.根据权利要求16所述的成像传感器，其特征在于，所述互连电路装置还包括：
第三晶体管，具有耦合到所述输出线的源极、耦合到所述第三光电二极管的所述阳极的漏极、以及耦合到所述第一控制信号的栅极；
第三传输门，耦合在所述第三光电二极管的所述阳极和所述第十n沟道晶体管的所述源极之间，所述第三传输门基于对所述第二控制信号和所述第三控制信号执行的所述逻辑或运算的所述结果进行操作；
第十一n沟道晶体管，具有耦合到所述第十n沟道晶体管的所述源极的漏极、耦合到接地的源极、以及耦合到所述第一控制信号的栅极；以及
第四晶体管，具有耦合到所述输出线的源极、耦合到所述最后光电二极管的所述阳极的漏极、以及耦合到对所述第一控制信号、第二控制信号和第三控制信号执行的逻辑或运算的结果的栅极。
CN202022138976.9U 2019-09-26 2020-09-25 成像传感器 Active CN212752434U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/583,482 2019-09-26
US16/583,482 US11502116B2 (en) 2019-09-26 2019-09-26 High voltage generation using reconfigurable photodiodes in pixel array

Publications (1)

Publication Number Publication Date
CN212752434U true CN212752434U (zh) 2021-03-19

Family

ID=72521432

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011025033.3A Pending CN112565641A (zh) 2019-09-26 2020-09-25 像素阵列中使用可重新配置的光电二极管进行高电压生成
CN202022138976.9U Active CN212752434U (zh) 2019-09-26 2020-09-25 成像传感器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011025033.3A Pending CN112565641A (zh) 2019-09-26 2020-09-25 像素阵列中使用可重新配置的光电二极管进行高电压生成

Country Status (3)

Country Link
US (2) US11502116B2 (zh)
EP (1) EP3799124B1 (zh)
CN (2) CN112565641A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581697B2 (en) 2021-03-10 2023-02-14 Allegro Microsystems, Llc Detector system comparing pixel response with photonic energy decay
US11815406B2 (en) 2021-04-14 2023-11-14 Allegro Microsystems, Llc Temperature sensing of an array from temperature dependent properties of a PN junction
US11770632B2 (en) * 2021-04-14 2023-09-26 Allegro Microsystems, Llc Determining a temperature of a pixel array by measuring voltage of a pixel

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629386B2 (en) * 2009-02-27 2014-01-14 The Hong Kong University Of Science And Technology Method and apparatus for energy harvesting using CMOS sensor
KR102286109B1 (ko) * 2014-08-05 2021-08-04 삼성전자주식회사 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
JP2016046945A (ja) * 2014-08-25 2016-04-04 株式会社東芝 電源安定化回路とそれを用いた光検出器
US9406718B2 (en) * 2014-09-29 2016-08-02 Omnivision Technologies, Inc. Image sensor pixel cell with non-destructive readout
EP3227921B1 (en) 2014-12-03 2019-07-24 Robert Bosch GmbH Pixel structure for energy harvesting and image sensing
WO2016090144A1 (en) 2014-12-03 2016-06-09 Robert Bosch Gmbh Imaging system for simultaneous imaging and energy harvesting
WO2016112204A1 (en) 2015-01-07 2016-07-14 Nayar Shree K Circuits for self-powered image sensors
US9407845B1 (en) * 2015-03-26 2016-08-02 Amazon Technologies, Inc. Self powering camera
US10403656B2 (en) * 2016-07-14 2019-09-03 Purdue Research Foundation Energy harvesting configurable image sensor
WO2019165288A1 (en) * 2018-02-23 2019-08-29 The Regents Of The University Of Michigan Imaging sensor and pixel structure for simultaneous imaging and energy harvesting

Also Published As

Publication number Publication date
US20210098512A1 (en) 2021-04-01
US11502116B2 (en) 2022-11-15
EP3799124A1 (en) 2021-03-31
CN112565641A (zh) 2021-03-26
US12009373B2 (en) 2024-06-11
US20230039919A1 (en) 2023-02-09
EP3799124B1 (en) 2024-02-28

Similar Documents

Publication Publication Date Title
CN212752434U (zh) 成像传感器
US9917120B2 (en) Pixels with high dynamic range and a global shutter scanning mode
CN206023945U (zh) 图像传感器、成像像素和成像系统
US10785437B2 (en) Area and power efficient multi-voltage row driver circuitry for image sensors
JP2002373978A (ja) パンチ電圧とフォトダイオードの集電量を増加させることのできるｃｍｏｓイメージセンサ及びその製造方法
US20040252211A1 (en) Pumps for CMOS imagers
Cevik et al. An ultra-low power energy harvesting and imaging (EHI) type CMOS APS imager with self-power capability
CN105321969B (zh) 半导体装置
KR101905979B1 (ko) 솔라 셀 기능을 갖는 이미지 센서 및 이를 이용한 전자 기기
CN1227893C (zh) 有源像素传感器
EP3227922B1 (en) Imaging system for simultaneous imaging and energy harvesting
US10879283B2 (en) Energy harvesting configurable image sensor
US12003879B2 (en) Pixel unit and signal processing method for pixel unit
CN110035242B (zh) 包括在图像传感器中的像素阵列和图像传感器
EP3227921B1 (en) Pixel structure for energy harvesting and image sensing
JP2016189581A (ja) 固体撮像装置およびカメラ
CN213990638U (zh) 电子电路和半导体电路
Gómez-Merchán et al. On the implementation of in-pixel controlled diodes with sensing and energy harvesting capabilities
CN211352319U (zh) 图像传感器和用于图像传感器的电路
US6680468B1 (en) Electrical-supply-free MOS integrated circuit
CN109887947B (zh) 具有紧凑设计布局的图像传感器
Perenzoni et al. Solar-powered CMOS image sensor
CN105100655A (zh) 像素电路
JP2024008923A (ja) トランジスタ積層を有するｓｐａｄベースのデバイス
KR100320441B1 (ko) 씨모스 이미지 센서

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant