CN212727188U - 电路装置和图像传感器 - Google Patents

电路装置和图像传感器 Download PDF

Info

Publication number
CN212727188U
CN212727188U CN202022201715.7U CN202022201715U CN212727188U CN 212727188 U CN212727188 U CN 212727188U CN 202022201715 U CN202022201715 U CN 202022201715U CN 212727188 U CN212727188 U CN 212727188U
Authority
CN
China
Prior art keywords
circuit
switch
terminal
rail
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022201715.7U
Other languages
English (en)
Inventor
R·A·比安基
M·M·维格内蒂
B·雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Research and Development Ltd
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Research and Development Ltd filed Critical STMicroelectronics Crolles 2 SAS
Application granted granted Critical
Publication of CN212727188U publication Critical patent/CN212727188U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4413—Type
    • G01J2001/442—Single-photon detection or photon counting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electronic Switches (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开的各实施例涉及一种电路装置和一种图像传感器。本公开涉及一种包括光电二极管的电路装置，该光电二极管具有第一端子和第二端子，该第一端子通过电阻器被耦合到第一轨，该第一轨被配置为接收高供电电位，该第二端子通过开关被耦合到第二轨，该第二轨被配置为接收基准电位。读取电路被配置为在光电二极管进入雪崩时提供脉冲，并且控制电路被配置为：响应于脉冲的开始，控制开关的断开，并且响应于脉冲的结束，控制开关的闭合。根据本公开的电路装置和图像传感器使得可以减少单个光子的两次连续检测之间的死区时间。

Description

电路装置和图像传感器
技术领域
本公开总体上涉及电子电路，并且更具体地，涉及SPAD或单光子雪崩二极管。
背景技术
为了检测单个光子，SPAD二极管或光电二极管被反向偏置到(在绝对值上)大于雪崩电压的电压，换言之，二极管处于盖革(Geiger)状态或盖革模式。在该模式下，当单个光子到达二极管时，由该单个光子光生的自由载流子被二极管结处存在的电场充分加速，以创建额外的自由载流子。二极管因此进入雪崩，并且电流在二极管中流动。为了检测新的单个光子，应当通过将二极管端子处的电压降低到二极管的雪崩电压(作为绝对值)以下来淬灭(quench)二极管，以清空二极管的自由载流子，然后二极管被放回盖革状态。为此，提供了淬灭电路。
实用新型内容
本公开的目的是提供一种电路装置和一种图像传感器，以减少单个光子的两次连续检测之间的死区时间。
在一个方面，本公开提供了一种电路装置，该电路装置包括：
光电二极管，具有第一端子和第二端子；
电阻器，被耦合在光电二极管的第一端子与第一轨之间，第一轨被配置为接收高供电电位；
开关，被耦合在光电二极管的第二端子与第二轨之间，第二轨被配置为接收基准电位；
读取电路，被配置为：当光电二极管进入雪崩时，提供脉冲；以及
控制电路，被配置为：响应于脉冲的开始，控制开关的断开，并且响应于脉冲的结束，控制开关的闭合。
在一个实施例中，开关是MOS晶体管。
在一个实施例中，控制电路包括逻辑门，逻辑门具有输入和输出，输入被配置为接收脉冲，输出被配置为向开关提供控制信号。
在一个实施例中，控制电路还被配置为：在控制信号的导致开关闭合的切换期间，根据斜率调节电位的值来控制控制信号的斜率。
在一个实施例中，控制电路包括MOS晶体管，MOS晶体管被连接在控制电路的供电端子和控制电路的逻辑门的第一供电端子之间，MOS晶体管的栅极被配置为接收斜率调节电位。
在一个实施例中，电路装置被配置为：只要用于将电路装置去激活的去激活信号处于第一状态，就中断导电路径，导电路径将光电二极管的第二端子经由开关耦合到第二轨。
在一个实施例中，电路装置还包括：
附加开关，在二极管的第二端子和第二轨之间与开关串联连接，附加开关被配置为：响应于去激活信号，将电路装置去激活。
在一个实施例中，控制电路的逻辑门包括被配置为接收用于将电路装置去激活的去激活信号的输入。
在一个实施例中，控制电路还被配置为：只要用于将控制电路去激活的去激活信号处于第一状态，就保持开关闭合，控制电路的逻辑门包括被配置为接收用于将控制电路去激活的去激活信号的输入。
在一个实施例中，控制电路包括MOS晶体管，MOS晶体管被连接在控制电路的逻辑门的供电端子与第二轨之间，MOS晶体管的栅极被配置为：接收用于将控制电路去激活的去激活信号。
在一个实施例中，电路装置还包括电容性电桥分压器，电容性电桥分压器被连接在光电二极管的第一端子与第二轨之间，读取电路的输入端子被连接到电容性分压器电桥的中间节点。
在一个实施例中，读取电路还被配置为：根据脉冲持续时间调节电位的值，修改脉冲的持续时间。
在一个实施例中，读取电路包括MOS晶体管，MOS晶体管被连接在读取电路的供电端子与中间节点之间，MOS晶体管的栅极被配置为接收脉冲持续时间调节电位。
在一个实施例中，读取电路包括逻辑门，逻辑门具有被耦合到中间节点的输入端子，以及被配置为提供脉冲的输出端子。
在一个实施例中，读取电路和控制电路分别被连接在第二轨与第三轨之间，第三轨被配置为接收低供电电位。
在一个实施例中，电路装置还包括电位限制电路，电位限制电路被配置为限制光电二极管的第二端子上的电位的最大水平，电位限制电路包括附加光电二极管，附加光电二极管被连接在光电二极管的第二端子与被配置为接收中间供电电位的节点之间。
在一个实施例中，电路装置还包括连接在光电二极管的第二端子与第二轨之间的电容器。
在另一方面，本公开提供了一种图像传感器，该图像传感器包括：
多个装置，被布置在图像传感器的像素矩阵中，多个装置中的每个装置包括：
光电二极管，具有第一端子和第二端子；
电阻器，被耦合在光电二极管的第一端子与第一轨之间，第一轨被配置为接收高供电电位；
开关，被耦合在光电二极管的第二端子与第二轨之间，第二轨被配置为接收基准电位；
读取电路，被配置为：当光电二极管进入雪崩时，提供脉冲；以及
控制电路，被配置为：响应于脉冲的开始，控制开关的断开，并且响应于脉冲的结束，控制开关的闭合。
在一个实施例中，控制电路包括逻辑门，逻辑门具有输入和输出，输入被配置为接收脉冲，输出被配置为向开关提供控制信号。
在一个实施例中，读取电路和控制电路分别被连接在第二轨与第三轨之间，第三轨被配置为接收低供电电位。
附图说明
在以说明的方式而非限制的方式给出的、对特定实施例的一下描述中，将参考附图来对上述特征和优点以及其他特征和优点进行详细描述，其中：
图1以电路形式图示了装置的一个实施例，该装置包括被适配用作SPAD的二极管和二极管的淬灭电路；
图2图示了描绘图1所示装置的一个实施例的操作的时序图A和B；
图3图示了描绘图1所示装置的另一实施例的操作的时序图；
图4图示了描绘图1所示装置的又一实施例的操作的时序图；
图5图示了图1所示的装置的一个变型实施例；
图6图示了图1所示的装置的另一变型实施例；
图7图示了图1所示的装置的又一变型实施例；并且
图8图示了图1所示的装置的又一变型实施例。
具体实施方式
在各个附图中，相同的特征已经由相同的附图标记表示。特别地，在各个实施例中共有的结构和/或功能特征可以具有相同的附图标记，并且可以具有相同的结构特性、尺寸特性和材料特性。
为了清楚起见，仅图示和详细描述了对于理解本文所述实施例有用的操作和元件。特别地，没有详细描述在单个光子的每次检测时(即，每次处于盖革状态的SPAD在被光子撞击后进入雪崩)，对由SPAD的读取电路生成的脉冲进行计数的电路，所描述的实施例与用于对脉冲进行计数的常规电路兼容。此外，没有详细描述包括多个装置或像素(分别具有SPAD)的图像传感器的实现方式，所描述的实施例与这样的常规图像传感器兼容。更一般地，没有详细描述提供一个或多个SPAD来检测单个光子的各种应用，所描述的实施例与这些常规应用兼容。此外，没有详细描述被适配用作SPAD的二极管的实际实现方式，所描述的实施例与被适配用作SPAD的二极管的常规实现方式兼容。
除非另有说明，否则当提及被连接在一起的两个元件时，这意味着在没有除了导体以外的任何中间元件的情况下的直接连接，而当提及链接或耦合在一起的两个元件时，这意味着这两个元件可以通过一个或多个其他元件被连接或者被链接或耦合。
在以下公开内容中，除非另有说明，否则当提及绝对位置限定词(诸如术语“前”、“后”、“顶”、“底”、“左”、“右”等)或相对位置限定词(诸如术语“之上”、“之下”、“较高”、“较低”等)或定向限定词(诸如“水平”、“垂直”等)时，参考图中所示的取向。
除非另有说明，否则表述“约”、“大约”、“基本上”和“近似”表示在10％以内，并且在一些实施例中，在5％以内。
“数字信号”表示在至少两个恒定状态之间交替的信号，例如对于“二进制信号”，在低状态(标记为“0”)和高状态(标记为“1”)之间交替。实际上，数字信号可以对应于相对于基准电位(通常为接地GND)参考的电位，或者对应于对于信号的给定状态可能不会完美地恒定的电流。在下面的公开内容中，第一信号的第一状态可以对应于信号的低状态，而第二信号的第一状态可以对应于信号的高状态，因此第一信号的第一状态和第二信号的第一状态可以对应于不同的电位水平。
存在对于一种包括SPAD以及与SPAD相关联的淬灭电路的装置的需求，该装置解决包括SPAD以及与SPAD相关联的淬灭电路的已知装置的所有缺点或一些缺点。
特别地，存在对于一种紧凑的、包括SPAD及其淬灭电路的装置，例如，该装置用于实现包括多个这种装置的紧凑型图像传感器，这些装置例如被布置为矩阵。
还存在对于一种包括SPAD以及与SPAD相关联的淬灭电路的装置的需求，与包括SPAD以及与SPAD相关联的淬灭电路的已知装置相比，该装置使得可以减少单个光子的两次连续检测之间的死区时间。
一个或多个实施例解决了包括SPAD以及与该SPAD相关联的淬灭电路的已知装置的所有缺点或一些缺点。
一个实施例提供了一种装置，该装置包括：
光电二极管，该光电二极管的第一端子通过电阻器被耦合到第一轨，该第一轨被配置为接收高供电电位，该光电二极管的第二端子通过开关(在一些实施例中，MOS晶体管)被耦合到第二轨，该第二轨被配置为接收基准电位；
读取电路，被配置为当二极管进入雪崩时提供脉冲；以及
控制电路，被配置为：响应于所述脉冲的开始，控制开关的断开，并且响应于所述脉冲的结束，控制开关的闭合。
根据一个实施例，控制电路包括逻辑门，该逻辑门包括被配置为接收所述脉冲的输入和被配置为提供开关的控制信号的输出。
根据一个实施例，控制电路还被配置为：在控制信号的导致开关闭合的切换期间，根据斜率调节电位的值来控制控制信号的斜率。
根据一个实施例，控制电路包括MOS晶体管，该MOS晶体管被连接在控制电路的供电端子和控制电路的门的第一供电端子之间，MOS晶体管的栅极被配置为接收斜率调节电位。
根据一个实施例，该装置被配置为：只要用于将装置去激活的去激活信号处于第一状态，就中断导电路径，该导电路径将二极管的第二端子经由开关耦合到第二轨。
根据一个实施例：
由用于将装置去激活的去激活信号控制的附加开关与所述开关串联连接在二极管的第二端子与第二轨之间；或者
控制电路的栅极包括输入，该输入被配置为接收用于将装置去激活的去激活信号。
根据一个实施例，控制电路还被配置为：只要用于将控制电路去激活的去激活信号处于第一状态，就保持开关闭合，在一些实施例中，控制电路的门包括被配置为接收用于将控制电路去激活的去激活信号的输入。
根据一个实施例，控制电路包括MOS晶体管，该MOS晶体管被连接在控制电路的门的第二供电端子与第二轨之间，晶体管的栅极被配置为接收用于将控制电路去激活的去激活信号。
根据一个实施例，该装置还包括电容性电桥分压器，该电容性电桥分压器被连接在二极管的第一端子与第二轨之间，读取电路的输入端子被连接到电容性分压器电桥的中间节点。
根据一个实施例，读取电路还被配置为：根据脉冲持续时间调节电位的值来修改脉冲的持续时间。
根据一个实施例，读取电路包括MOS晶体管，该MOS晶体管被连接在读取电路的供电端子与中间节点之间，MOS晶体管的栅极被配置为接收脉冲持续时间调节电位。
根据一个实施例，读取电路包括逻辑门(在一些实施例中，反相器)，该逻辑门包括输入端子和输出端子，该输入端子被耦合到(在一些实施例中，被连接到)中间节点，该输出端子被配置为提供所述脉冲。
根据一个实施例，读取电路和控制电路分别被连接在第二轨与第三轨之间，该第三轨被配置为接收低供电电位。
根据一个实施例，该装置还包括电位限制电路，该电位限制电路被配置为限制二极管的第二端子上的电位的最大水平，电位限制电路可以包括附加二极管，该附加二极管被连接在所述二极管的第二端子与被配置为接收中间供电电位的节点之间。
根据一个实施例，该装置还包括电容器，该电容器被连接在所述二极管的第二端子与第二轨之间。
另一实施例提供了一种图像传感器，该图像传感器包括多个如上所述的装置，这些装置在一些实施例中被布置为矩阵，每个装置可以形成传感器的像素(pixel)。
存在两种类型的淬灭电路，即，无源型淬灭电路和有源型淬灭电路。无源淬灭电路包括与SPAD串联的电阻器，使得一旦SPAD中的雪崩已经被触发，SPAD端子处的电压下降(作为绝对值)直接来自于电阻器两端的电压降。有源淬灭电路包括如下手段，该手段用于在检测到SPAD中的雪崩之后，将SPAD端子处的电压降低到雪崩电压(作为绝对值)以下。特别地，有源淬灭电路包括诸如晶体管之类的组件，这些组件被提供有或者接收如下的电位，这样的电位具有约为处于盖革模式的SPAD的端子处的电压值的值。
在以下公开内容中，描述了如下实施例，其中SPAD淬灭过程的开始是无源的(即，SPAD淬灭过程在与SPAD串联连接的电阻器两端的电压降之后直接开始)。然后，淬灭过程在由控制电路确定的电压和时间条件下继续，该控制电路还控制用于使系统返回其初始状态的阶段。
图1以电路形式图示了装置1的一个实施例，该装置1包括被适配用作SPAD的二极管100和二极管100的淬灭电路。
装置1包括电阻器R和开关102(“SW”)。电阻器R将二极管100的第一端子(在一些实施例中，二极管100的阴极)耦合至第一轨104，该第一轨104旨在接收高供电电位VH。在一些实施例中，电阻器R的端子被连接到轨104，并且电阻器R的第二端子被连接到二极管100的阴极。开关102将二极管100的第二端子(在一些实施例中，二极管100的阳极)耦合到第二轨106，该第二轨106旨在接收基准电位GND，通常为接地。电位VH以接地GND为基准。在一些实施例中，电位VH为正，例如，大约等于25V。
根据一个实施例，开关102由MOS晶体管102来实现，在一些实施例中，由N沟道MOS晶体管来实现。开关102的导电端子因此对应于晶体管102的相应导电端子，即，对应于晶体管102的漏极端子和源极端子。此外，开关102的控制端子因此对应于晶体管102的控制端子或栅极。
根据图1所描绘的实施例，开关102的导电端子被相应地连接到二极管100的第二端子(阳极)和第二轨106。例如，晶体管102的漏极被连接到二极管100的阳极，并且晶体管102的源极被连接到轨106。
装置1包括电容性分压器电桥，该电容性分压器电桥被连接在二极管100的阴极与轨106之间。电容性分压器电桥包括中间节点108。电容性分压器电桥被配置为使得二极管100的阴极电位变化导致节点108的电位变化。
在该示例中，电容性分压器电桥包括串联在二极管100的阴极与轨106之间的两个电容器C1和C2。电容器C1被耦合(在一些实施例中，被连接)到二极管100，电容器C2被耦合(在一些实施例中，被连接)到轨106，并且电容器C1和C2在节点108处彼此连接。
装置1包括读取电路110(“LECT”)。电路110(由图1中的虚线框界定)被配置为提供装置1的输出信号OUT。更特别地，电路110被配置为在二极管100中的每次雪崩下提供脉冲。换言之，在二极管100中的每次雪崩下，电路110被配置为使得信号OUT从第一状态(例如，低状态)切换到第二状态(例如，高状态)，然后在给定的持续时间之后，使得信号OUT从第二状态切换到第一状态。读取电路110的输入端子112被连接到节点108。
根据一个实施例，电路110接收低供电电位VL，类似于电位VH，电位VL以接地GND为基准。低电位VL和高电位VH的概念是这两个电位相对于彼此的相对概念，电位VL低于电位VH。电路110被连接在用于施加电位VL的第三轨114与轨106之间。换言之，电路110的供电端子116(例如，高供电端子)被连接到轨114，电路110的另一供电端子118(例如，低供电端子)被连接到轨106。电位VL例如为正，例如，大约为1.1V。
根据一个实施例，电路110包括逻辑门120(在一些实施例中，反相器)，该逻辑门120包括输入和输出122，该输入被耦合(在一些实施例中，被连接)到端子112，从而被耦合(在一些实施例中，被连接)到节点108，该输出122被配置为提供信号OUT并且对应于电路110的输出端子。门120包括第一供电端子和第二供电端子(例如，分别为高供电端子和低供电端子)，该第一供电端子和第二供电端子被耦合到(在一些实施例中，被连接)读取电路110的相应供电端子116和118。
根据一个实施例，电路110被配置为：根据脉冲持续时间调节电位VB的值来修改信号OUT的脉冲的持续时间或宽度。在此，电位VB以接地GND为基准，并且例如被包括在电位VL与0V之间。在一些实施例中，电路110因此包括MOS晶体管124(在一些实施例中为P沟道MOS晶体管)，该MOS晶体管124被连接在端子116与节点108之间，晶体管124的栅极被配置为接收电位VB。电位VB的值和晶体管124使得信号OUT的脉冲的持续时间被固定。在该示例中，电位VB的值越低，脉冲越短。
装置1包括用于控制开关102的控制电路126(“CTRL”)。电路126被配置为：响应于信号OUT的脉冲的开始(信号OUT从其第一状态到其第二状态的切换)，控制开关102的断开，并且响应于脉冲的结束(信号OUT从其第二状态到其第一状态的切换)，控制开关102的闭合。电路的输入端子128被耦合(在一些实施例中，被连接)到电路110的输出端子122。电路126的输出端子130被配置为提供用于控制开关102的控制信号cmd，端子130被耦合(在一些实施例中，被连接)到开关102的控制端子。更特别地，电路126被配置为：响应于信号OUT的脉冲的开始，将信号cmd从开关102闭合的第一状态(例如，高状态)切换到开关102断开的第二状态(例如，低状态)，并且相反地，响应于信号OUT的脉冲的结束，将用于控制开关102的控制信号从第二状态切换到第一状态。
根据一个实施例，电路126接收供电电位VL。换言之，电路126被连接在轨114与106之间。再换言之，电路126的供电端子132(例如，高供电端子)被连接到轨114，电路126的另一供电端子134(例如，低供电端子)被连接到轨106。
根据一个实施例，电路126包括逻辑门136(在所示示例中，反相器)，该逻辑门136包括输入和输出，该输入被耦合到(在一些实施例中，被连接到)端子128，并且该输出被耦合到(在一些实施例中，被连接到)端子130，门136的输出被配置为提供信号cmd。门136包括第一供电端子和第二供电端子(例如，分别为高供电端子和低供电端子)，该第一供电端子和第二供电端子被耦合到相应的供电端子132和134。
根据一个实施例，电路126被配置为：在信号cmd的使得将开关102切换到闭合状态的切换期间，根据斜率调节电位VC的值来控制或修改信号cmd的斜率。在一些实施例中，电路126因此包括MOS晶体管140(在一些实施例中为P沟道MOS晶体管)，该MOS晶体管140被连接在电路126的供电端子132与电路126的门136的对应供电端子之间，即，门136的供电端子被配置为接收与信号cmd的第二状态相对应的电位水平。因此，电位VC的值相对于电位VL的值越低(例如，电位VC的值越接近0V)，信号cmd在到信号cmd的第一状态的切换期间的斜率越陡，并且开关102切换到开关102的闭合状态越快。
在信号cmd的切换期间，预先设定相对弱的斜率(例如，大约0.1V/ns-1)允许开关102逐渐闭合，当二极管100正在被放回盖革状态时，这避免了触发二极管100中的不期望的或不合时宜的雪崩。这还允许限制节点108处的干扰，从而避免电路110的错误检测。此外，通过减小信号cmd的该切换的斜率，端子128上的信号OUT的脉冲的结束与开关102的对应闭合之间的延迟增大。
根据一个实施例，装置1包括电路142，电路142被配置为限制二极管100的阳极上的电位的最大水平。在该示例中，电路142是连接在二极管100的阳极与节点144之间的二极管142，该节点144用于施加中间供电电位VI，该中间供电电位VI以接地GND为基准并且在一些实施例中为正。高电位VH、低电位VL和中间电位VI的概念是这些电位相对于彼此的相对概念，电位VI被包括在电位VH和VL之间。二极管142的阳极在一些实施例中被连接到二极管100的阳极，并且二极管142的阴极在一些实施例中被连接到节点144。电位VI例如为正，例如，大约7V。
电路142的提供允许防止处于断开状态的开关102的端子处的电压达到能够导致开关102的损坏(在该示例中，晶体管102的损坏)的值。
根据一个实施例，装置1包括连接在二极管100的阳极与轨106之间的电容器CA。
现在将参考图2至图5来描述装置1的操作，图2至图5中的每个附图均描绘了装置1的不同实施例的操作。
图2图示了描绘图1所示装置的一个实施例的操作的时序图A和B。时序图A根据时间t描绘了信号OUT的变化，时序图B根据时间t描绘了与二极管100的阴极电位和二极管100的阳极电位之间的差相对应的电压VSPAD的变化。时序图A和B未按比例绘制。
在图2中，考虑了装置1的一个实施例，其中电容器CA的值可忽略不计，或者其中电容器CA被省略，即，考虑了当开关102断开时，二极管100的阳极被认为浮置的实施例。
在时间t0处，二极管100处于盖革状态。换言之，电压VSPAD的值V0大于二极管100的雪崩电压VBD的值(作为绝对值)，并且没有电流在二极管100中流动。值V0例如基本上等于电位VH的值。
此外，电路110的输入112上的电位是足以使得信号OUT处于低值(信号OUT的第一状态)的高值。例如，输入112上的电位的高值至少部分地由电容器C1和C2的比率来确定。在电路110被配置为根据电位VB的值来修改信号VOUT的脉冲宽度的实施例中，输入112上的电位的高值至少部分地由电位VB的值来确定。
作为电路126的输入128上的信号OUT的第一状态的结果，信号cmd处于其第一状态(例如，信号cmd的高状态)，并且开关102被闭合。
在晚于t0的时间t1处，光子被二极管100接收，并在二极管100中引起雪崩。电流在轨104与106之间流动，流过电阻器R、二极管100和闭合的开关102。电阻器R的端子处的电压降导致二极管100的阴极电位的对应的降低，因此电压VSPAD降低到比雪崩电压VBD低的值V1(作为绝对值)。电压VSPAD降低到值V1使得二极管100中的雪崩被淬灭。同时，二极管100的阴极电位的降低导致电路110的输入112上的电位降低到某个值，使得信号OUT切换到高值(信号OUT的第二状态)。信号OUT的该切换对应于信号OUT的脉冲的开始，并且电路126因此通过将信号cmd切换到其第二状态(例如，信号cmd的低状态)来控制开关102的断开。
从时间t1开始，二极管100的阴极电位经由对电路RC的充电逐渐增大，该电路RC包括电阻器R和电容性分压器电桥C1、C2。
在晚于时间t1的时间t2处，二极管100的阴极电位达到某个值，使得电路110的输入112上的电位值足以使得信号OUT从其第二状态切换到其第一状态(信号OUT的脉冲结束)。电路126因此通过将信号cmd切换到其第一状态来控制开关102的闭合。从时刻t2之后的时刻t2’开始，开关102闭合，在一些实施例中，逐渐闭合。
在时间t1与t2’之间，由于开关102断开，二极管100的阳极浮置，并且二极管100的阳极电位跟随二极管100的阴极电位。结果，在时间t1与t2’之间，电压VSPAD保持等于电压V1。时间t1与t2’之间的持续时间tquench被确定为使得淬灭或停止二极管100中的雪崩现象，并且从二极管100中排空在雪崩期间生成的所有自由载流子。此外，二极管100的阳极浮置，二极管100中的每次新的雪崩立即被终止。该持续时间tquench通常被称为淬灭时间。
从时间t2’开始，二极管100的阳极电位接近轨106的电位，在一些实施例中，随着开关102闭合，二极管100的阳极电位逐渐地接近轨106的电位。同时，二极管100的阴极电位继续增大，电压VSPAD因此逐渐增大，直到电压VSPAD在时间t2’之后的时间t3处达到值V0。从时间t3起，二极管100处于盖革状态，准备检测新的单个光子。在二极管100中的雪崩开始之后，时间t1与t3之间的用于将二极管100放回盖革状态的持续时间tdead_time通常被称为死区时间。
在装置1中，SPAD二极管100的淬灭电路因此包括电阻器R、电容性电桥C1、C2、读取电路110、电路126和开关102。
为了进行比较，考虑了与装置1类似的虚拟装置，但是在该虚拟装置中，电路126和开关102被省略，并且二极管100的阳极被连接到轨106。在这样的虚拟装置中，二极管100的淬灭时间tquench将仅取决于电路RC的时间常数，该电路RC包括电阻器R和电容性分压器电桥C1、C2。因此，可以为电阻器R提供足以获得与装置1的淬灭时间相同的淬灭时间tquench的值。但是，相对于装置1的死区时间，这将增大虚拟装置的死区时间tdead_time，这是不期望的。
因此，与该虚拟装置相比，装置1允许在无需改变淬灭时间tquench的情况下，减小电阻器R的值，从而减小死区时间tdead_time。更一般地，与常规的无源淬灭装置相比，利用装置1可以减小电阻器R的值，从而减小死区时间tdead_time的值，同时仍然保持相同的淬灭时间tquench。装置1的相对于常规的无源淬灭装置的该优点通过仅添加开关102和电路126而获得，因此特别是相对于有源淬灭装置，装置1保持紧凑。实际上，装置1的MOS晶体管102比有源淬灭电路的晶体管更紧凑并且消耗更少。
由于装置1的紧凑性和低消耗，装置1被适配于实现包括多个装置或像素1的图像传感器，在一些实施例中，多个装置或像素1以矩阵布置。此外，在这样的传感器中，除了制造分散之外，传感器的所有SPAD 100具有相同的淬灭时间tquench和相同的死区时间tdead_time。特别地，这由于以下事实导致：对于每个像素1，这些时间tquench和tdead_time仅取决于直接在像素1中生成的信号。附加地，在这样的传感器中，与例如死区时间较长的图像传感器(例如，对于包括多个如上所述的虚拟装置的传感器，情况就是如此)相比，两次连续单光子检测之间的死区时间tdead_time的减小允许获得较大的动态。
图3图示了描述图1所示装置的另一实施例的操作的时序图。在装置1的电容器CA具有不可忽略的值的实施例的情况下，图3所示的时序图对应于图2所示的时序图B。换言之，图3所示的时序图对应于装置1的如下实施例，在该实施例中，当开关102断开时，二极管100的阳极电位的变化取决于电容器CA的值。在此，仅强调装置1的这些实施例之间的操作差异。
与关于图2中所示的时序图B所描述的相比，在图3中，二极管100的阳极电位在时间t1与t2’之间增大。更特别地，二极管100的阳极电位的增大不如二极管100的阴极电位增大的快，本领域技术人员能够选择装置1的各种电容器CA、C1和C2的尺寸来获得该操作。作为示例，电容器CA的值在二极管100的内部电容的值的0.1倍至10倍之间。
因此，在时间t1与t2’之间，电压VSPAD从比雪崩电压VBD的值低(作为绝对值)的值V1增大，直到值V2为止。
在一些实施例中，值V2大于电压VBD(作为绝对值)，并且小于值V0，并且例如等于(V0+VBD)/2加或减(V0-VBD)/4。
提供比电压VBD的值大的值V2允许较快地排空二极管100中在雪崩期间生成的自由载流子。提供比电压VBD的值大的值V2还允许确保：即使在二极管100由于其内部结构而倾向于存储载流子的情况下，二极管100中生成的所有自由载流子也被排空。因此，相对于图2中所示的情况，淬灭时间tquench因此可以减小，并且因此死区时间tdead_time可以减小，该减小例如通过修改电位VC的值和/或电位VB的值来实现。本领域技术人员能够确定持续时间tquench，以淬灭二极管100中的雪崩，并且清空二极管100在雪崩期间生成的自由载流子。
此外，在时刻t1与t2’之间，二极管100的阳极通过低电容器CA被连接到轨106，二极管100中的任何新的雪崩将仅涉及弱电流，并且因此涉及节点112的电位的微小变化。因此，在时刻t1与t2’之间，新的雪崩将不会被读取电路110检测，但是它将有助于排空二极管100中存在的自由载流子。
图4图示了描绘图1所示装置的又一实施例的操作的时序图。在装置1的如下实施例的情况下，图4所示的时序图对应于图3所示的时序图，在该实施例中，电容器CA具有不可忽略的值，并且处于导通状态的开关或晶体管102的电阻具有不同于零的值，例如，介于电阻器R的值的0.1倍到10倍之间。此处仅强调装置1之间的与相应图3和图4相对应的差异。
在图4中，在时间t1处，电压VSPAD从值V0减小到值V1不仅导致电阻器R两端的电压降，而且导致闭合的开关102两端的电压降。
然后，一旦开关102断开，二极管100的阴极电位增大，二极管100的阳极电位也增大，但是不如阴极电位增大得快。因此，电压VSPAD增大，直到在时间t1’处达到值V2为止，该时间t1’在时间t1之后，但是在与信号OUT的脉冲结束相对应的时间t2之前。从时间t1’到时间t2’，电压VSPAD是恒定的，并且等于值V2。这是由于以下事实：当开关102断开时，电压VSPAD的增大幅度受到雪崩时电阻器R两端的电压降的值的限制，并且该值在图4所示的情况下比在图3所示的情况下低。
与图3所示的情况相比，装置1的关于图4描述的实施例允许更好地控制值V2以及二极管100被偏置到值V2的持续时间。这允许避免二极管100的端子之间的电位差在时刻t1’与t2’之间变得太接近值V0。换言之，与图3所示的情况相比，利用装置1的关于图4描述的实施例可以降低二极管100不合时宜地进入雪崩的概率。
本领域技术人员能够选择电阻器R的值，并且通过对开关或晶体管102的尺寸进行选择来选择开关或晶体管102的导通电阻的值，以获得目标值V2。
在下面描述的变型实施例中，期望的是，特别是在装置1被用作图像传感器的像素时，能够将关于图1至图4描述的装置1去激活。实际上，通过这种方式，可以在不使用装置1的操作阶段期间，减少包括装置1的系统(例如，图像传感器)的消耗。此外，在图像传感器包括例如以矩阵布置的多个像素1的特定情况下，可以通过这种方式来将一个或多个缺陷像素1去激活。
在这些变型实施例中，为了将装置1去激活，设置了借助开关102来中断将二极管100耦合至轨106的导电路径。导电路径的该中断由用于将装置1去激活的去激活信号EN的状态来调节。更特别地，只要信号EN处于第一状态，就中断该导电路径。
现在将关于图5和图6来描述装置1的这种变型，此处仅强调图5和图6所示的装置1与图1所示的装置1之间的差异。
图5描绘了一个变型实施例，在该变型实施例中，为了中断102将二极管100经由开关耦合到轨106的导电路径，装置1包括附加开关500。
开关500在一些实施例中是MOS晶体管500，在一些实施例中是N沟道MOS晶体管500。开关500在二极管100与轨106之间与开关102串联连接。此外，开关500由信号EN控制，开关500的控制端子(例如，MOS晶体管500的栅极)被配置为接收信号EN。开关500被配置为：在信号EN处于第一状态时断开，并且在信号EN处于第二状态时闭合。
在图5所示的示例中，开关500被连接在二极管100与开关102之间。换言之，开关500的导电端子(例如，晶体管500的漏极)被耦合(在一些实施例中，被连接)到二极管100，更特别地，被耦合到二极管100的阳极，并且开关500的另一导电端子(例如，晶体管500的源极)被耦合(在一些实施例中，被连接)到开关102的导电端子(例如，晶体管102的漏极)。
在未图示的另一示例中，开关500被连接在开关102与轨106之间。换言之，开关500的导电端子(例如，晶体管500的漏极)被耦合(在一些实施例中，被连接)到开关102的导电端子(例如，晶体管102的源极)，并且开关500的另一导电端子(例如，晶体管500的源极)被耦合(在一些实施例中，被连接)到轨106。
开关500相对于开关102的位置的选择例如由可用于信号EN的第一状态的电位水平来确定。例如，在期望使得系统(诸如包括例如以矩阵布置的多个像素1的图像传感器)处于待命状态，以最大程度地减少系统消耗的情况下，该电位水平可以具有非常接近晶体管500的阈值电压的值，例如，大约0.7V，并且因此在一些实施例中，开关500被设置在轨106的一侧上而不是在晶体管100一侧上。相反，当电位VL的值相对接近晶体管102的阈值电压时，期望的是，开关500被设置在二极管100的一侧上，并且与信号EN的第一状态相对应的电位水平被相应地适配。
图6描绘了一个变型实施例，在该变型实施例中，读取电路126被配置为：只要信号EN处于第一状态，就中断将二极管100经由开关102耦合到轨106的导电路径。换言之，电路126被配置为：只要信号EN处于其第一状态，就保持开关102断开。
更特别地，在图6中，除了与电路126的输入128耦合(在一些实施例中，连接)的输入之外，电路126的门136(例如，NOR门)还包括被配置为接收信号EN的附加输入。门136被配置为：只要信号EN处于信号EN的第一状态，就将信号cmd保持在信号cmd的第一状态(断开开关102)。
应当注意，与图5的变型实施例(其中，在一些实施例中，信号EN的第一状态和第二状态分别对应于信号EN的低状态和高状态)相比，在图6所示的特定变型实施例(其中，门136是NOR门)中，信号EN的第一状态和第二状态分别对应于信号EN的高状态和低状态。例如，信号EN的高状态对应于基本上等于电位VL的电位，低状态信号EN例如对应于电位GND。
在未图示的另一变型实施例中，当信号EN处于其第一状态时，通过将电位VC强制为使得MOS晶体管140关断的某个值，来中断将二极管100经由开关102与轨106耦合的导电路径。换言之，信号VC可以用作模拟信号或数字信号，该模拟信号的值在到信号cmd的第一状态的切换期间调节信号cmd的斜率，该数字信号控制到晶体管140的关断状态的切换。
在这种情况下，在到信号cmd的第二状态(断开开关102)的切换之后，只要MOS晶体管140被信号VC保持关断，就不可能切换到信号的第一状态。换言之，信号VC处于某个值，使得在从其第二状态切换到其第一状态期间，信号cmd的斜率是零。
在又一未图示的变型中，电路126未被配置为在使得开关102闭合的切换期间控制信号cmd的斜率，晶体管140以与以上所述类似的方式仅由信号EN来控制。
在下面描述的其他变型实施例中，还可以期望仅将关于图1至图6描述的装置1的电路126去激活。在这些变型中，电路126因此被配置为：只要用于将电路126去激活的去激活信号ACT处于第一状态，就保持开关102闭合。
现在将关于图7和图8来描述装置1的这样的变型，此处仅强调图7和图8所示的装置1与图1所示的装置1之间的差异。
图7描绘了一个变型实施例，在该变型实施例中，除了与电路126的输入128耦合(在一些实施例中，连接)的输入之外，电路126的门136(例如，NAND门)包括附加输入，该附加输入被配置为接收信号ACT。门136被配置为：只要信号ACT处于信号ACT的第一状态，就将信号cmd保持在信号cmd的第一状态(闭合的开关102)。在图7所示的示例中，信号ACT的第一状态对应于信号ACT的低状态，例如，对应于电位GND。
图8描绘了一个变型实施例，其中电路126包括MOS晶体管800，例如，N沟道MOS晶体管。晶体管800被连接在电路126的端子134与门136的对应供电端子之间，即，门136的供电端子被配置为接收与信号cmd的第二状态(断开开关)相对应的电位水平。例如，晶体管800的漏极被连接到门136的该供电端子，并且晶体管800的源极被连接到电路126的端子134。
晶体管800由信号ACT来控制，晶体管800的栅极被配置为接收信号ACT。晶体管800还被配置为：只要信号ACT的第一状态(例如，信号ACT的低状态)被施加在晶体管800的栅极上就被断开。因此，只要MOS晶体管800被信号ACT的第一状态保持关断，就不可能切换到信号cmd的第二状态，并且开关102保持闭合。
已描述了各种实施例和变型。本领域技术人员将理解，这些实施例的某些特征可以被组合，并且本领域技术人员将容易想到其他变型。特别地，读取电路126可以被去激活的实施例可以与装置1可以被去激活的实施例进行组合。特别地，通过修改装置1的门136(例如，通过提供包括三个输入的逻辑门136，这三个输入被配置为接收相应信号OUT、ACT和EN)，本领域技术人员能够实现这些组合。
更一般地，本领域技术人员可以通过使用与关于相应的图1和图5至图8描述的逻辑门不同的逻辑门136(特别是与多个基本的OR、AND、NOR、NAND、XOR、反相等逻辑门的组合相对应的逻辑门)来实现上述电路126的功能。
此外，将理解的是，电容器CA、C1和C2中的每个电容器可以对应于一个或多个电容性组件、对应于电路的一个或多个本征电容、或者对应于一个或多个电容性组件与电路的一个或多个本征电容的组合。类似地，电阻器R可以对应于一个或多个电阻性组件、对应于轨104与节点108之间的电导体的等效电阻、或者对应于一个或多个电阻性组件和轨104与节点108之间的电导体的等效电阻的组合。
此外，尽管先前已经指示信号OUT是装置1的输出信号，但是装置的其他信号可以用作输出信号。例如，装置1的输出信号可以对应于反相器的输出，该反相器的输入被耦合(例如，被连接)到光电二极管100的阳极。
最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实现在本领域技术人员的能力之内。
上述各个实施例可以被组合来提供其他实施例。可以根据以上详细描述来对实施例进行这些和其他改变。通常，在所附权利要求书中，所使用的术语不应被解释为将权利要求书限制为说明书和权利要求书中所公开的特定实施例，而应当被解释为包括这样的权利要求所要求保护的所有可能的实施例以及等同物的全部范围。因此，权利要求不受公开内容的限制。

Claims (20)

1.一种电路装置，其特征在于，包括：
光电二极管，具有第一端子和第二端子；
电阻器，被耦合在所述光电二极管的所述第一端子与第一轨之间，所述第一轨被配置为接收高供电电位；
开关，被耦合在所述光电二极管的所述第二端子与第二轨之间，所述第二轨被配置为接收基准电位；
读取电路，被配置为：当所述光电二极管进入雪崩时，提供脉冲；以及
控制电路，被配置为：响应于所述脉冲的开始，控制所述开关的断开，并且响应于所述脉冲的结束，控制所述开关的闭合。
2.根据权利要求1所述的电路装置，其特征在于，所述开关是MOS晶体管。
3.根据权利要求1所述的电路装置，其特征在于，所述控制电路包括逻辑门，所述逻辑门具有输入和输出，所述输入被配置为接收所述脉冲，所述输出被配置为向所述开关提供控制信号。
4.根据权利要求3所述的电路装置，其特征在于，所述控制电路还被配置为：在所述控制信号的导致所述开关闭合的切换期间，根据斜率调节电位的值来控制所述控制信号的斜率。
5.根据权利要求4所述的电路装置，其特征在于，所述控制电路包括MOS晶体管，所述MOS晶体管被连接在所述控制电路的供电端子和所述控制电路的所述逻辑门的第一供电端子之间，所述MOS晶体管的栅极被配置为接收所述斜率调节电位。
6.根据权利要求3所述的电路装置，其特征在于，被配置为：只要用于将所述电路装置去激活的去激活信号处于第一状态，就中断导电路径，所述导电路径将所述光电二极管的所述第二端子经由所述开关耦合到所述第二轨。
7.根据权利要求6所述的电路装置，其特征在于，还包括：
附加开关，在所述二极管的所述第二端子和所述第二轨之间与所述开关串联连接，所述附加开关被配置为：响应于所述去激活信号，将所述电路装置去激活。
8.根据权利要求6所述的电路装置，其特征在于，所述控制电路的所述逻辑门包括被配置为接收用于将所述电路装置去激活的所述去激活信号的输入。
9.根据权利要求3所述的电路装置，其特征在于，所述控制电路还被配置为：只要用于将所述控制电路去激活的去激活信号处于第一状态，就保持所述开关闭合，所述控制电路的所述逻辑门包括被配置为接收用于将所述控制电路去激活的所述去激活信号的输入。
10.根据权利要求3所述的电路装置，其特征在于，所述控制电路包括MOS晶体管，所述MOS晶体管被连接在所述控制电路的所述逻辑门的供电端子与所述第二轨之间，所述MOS晶体管的栅极被配置为：接收用于将所述控制电路去激活的去激活信号。
11.根据权利要求1所述的电路装置，其特征在于，还包括电容性电桥分压器，所述电容性电桥分压器被连接在所述光电二极管的所述第一端子与所述第二轨之间，所述读取电路的输入端子被连接到所述电容性电桥分压器的中间节点。
12.根据权利要求11所述的电路装置，其特征在于，所述读取电路还被配置为：根据脉冲持续时间调节电位的值，修改所述脉冲的持续时间。
13.根据权利要求12所述的电路装置，其特征在于，所述读取电路包括MOS晶体管，所述MOS晶体管被连接在所述读取电路的供电端子与所述中间节点之间，所述MOS晶体管的栅极被配置为接收所述脉冲持续时间调节电位。
14.根据权利要求11所述的电路装置，其特征在于，所述读取电路包括逻辑门，所述逻辑门具有被耦合到所述中间节点的输入端子，以及被配置为提供所述脉冲的输出端子。
15.根据权利要求1所述的电路装置，其特征在于，所述读取电路和所述控制电路分别被连接在所述第二轨与第三轨之间，所述第三轨被配置为接收低供电电位。
16.根据权利要求1所述的电路装置，其特征在于，还包括电位限制电路，所述电位限制电路被配置为限制所述光电二极管的所述第二端子上的电位的最大水平，所述电位限制电路包括附加光电二极管，所述附加光电二极管被连接在所述光电二极管的所述第二端子与被配置为接收中间供电电位的节点之间。
17.根据权利要求1所述的电路装置，其特征在于，还包括连接在所述光电二极管的所述第二端子与所述第二轨之间的电容器。
18.一种图像传感器，其特征在于，包括：
多个装置，被布置在所述图像传感器的像素矩阵中，所述多个装置中的每个装置包括：
光电二极管，具有第一端子和第二端子；
电阻器，被耦合在所述光电二极管的所述第一端子与第一轨之间，所述第一轨被配置为接收高供电电位；
开关，被耦合在所述光电二极管的所述第二端子与第二轨之间，所述第二轨被配置为接收基准电位；
读取电路，被配置为：当所述光电二极管进入雪崩时，提供脉冲；以及
控制电路，被配置为：响应于所述脉冲的开始，控制所述开关的断开，并且响应于所述脉冲的结束，控制所述开关的闭合。
19.根据权利要求18所述的图像传感器，其特征在于，所述控制电路包括逻辑门，所述逻辑门具有输入和输出，所述输入被配置为接收所述脉冲，所述输出被配置为向所述开关提供控制信号。
20.根据权利要求18所述的图像传感器，其特征在于，所述读取电路和所述控制电路分别被连接在所述第二轨与第三轨之间，所述第三轨被配置为接收低供电电位。
CN202022201715.7U 2019-10-07 2020-09-30 电路装置和图像传感器 Active CN212727188U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1911063A FR3101729B1 (fr) 2019-10-07 2019-10-07 Extinction d'une SPAD
FR1911063 2019-10-07

Publications (1)

Publication Number Publication Date
CN212727188U true CN212727188U (zh) 2021-03-16

Family

ID=68988004

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011063753.9A Pending CN112702546A (zh) 2019-10-07 2020-09-30 Spad的淬灭
CN202022201715.7U Active CN212727188U (zh) 2019-10-07 2020-09-30 电路装置和图像传感器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011063753.9A Pending CN112702546A (zh) 2019-10-07 2020-09-30 Spad的淬灭

Country Status (4)

Country Link
US (1) US11336853B2 (zh)
EP (1) EP3806162B1 (zh)
CN (2) CN112702546A (zh)
FR (1) FR3101729B1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022015925A (ja) * 2020-07-10 2022-01-21 キヤノン株式会社 光電変換装置及びその駆動方法
FR3131805A1 (fr) 2022-01-07 2023-07-14 STMicroelectronics (Alps) SAS Capteur de lumière

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1316794B1 (it) * 2000-03-09 2003-05-12 Milano Politecnico Circuito per rilevare con elevata precisione il tempo di arrivo deifotoni incidenti su fotodiodi a valanga a singolo fotone
JP2019075440A (ja) * 2017-10-13 2019-05-16 キヤノン株式会社 光検出装置、撮像装置、及び撮像システム
EP3503534B1 (en) * 2017-12-20 2021-08-18 Canon Kabushiki Kaisha Solid-state image sensor, image capturing apparatus, and image capturing method

Also Published As

Publication number Publication date
CN112702546A (zh) 2021-04-23
US20210105427A1 (en) 2021-04-08
FR3101729A1 (fr) 2021-04-09
EP3806162A1 (fr) 2021-04-14
US11336853B2 (en) 2022-05-17
EP3806162B1 (fr) 2024-01-10
FR3101729B1 (fr) 2023-02-10

Similar Documents

Publication Publication Date Title
US5945970A (en) Liquid crystal display devices having improved screen clearing capability and methods of operating same
US6222403B1 (en) Slew rate output circuit with an improved driving capability of driving an output MOS field effect transistor
US5151614A (en) Circuit having charge compensation and an operation method of the same
US10916214B2 (en) Electrical level processing circuit, gate driving circuit and display device
CN212727188U (zh) 电路装置和图像传感器
US8754679B2 (en) Low current power-on reset circuit and method
US3988617A (en) Field effect transistor bias circuit
US11263973B2 (en) Shift register unit, gate drive circuit, display device and driving method
US7518414B2 (en) Track-and-hold peak detector circuit
US20160372068A1 (en) Unit shift register circuit, shift register circuit, method for controlling unit shift register circuit, and display device
US7504873B2 (en) Voltage level shifting device
WO1995020268A1 (en) Semiconductor device
US6147846A (en) Drive circuit with over-voltage protection for use with pixel cells and other circuits
US7573451B2 (en) Sample hold circuit and image display device using the same
US20110102037A1 (en) Circuit for resetting system and delay circuit
US4494018A (en) Bootstrapped level shift interface circuit with fast rise and fall times
US4594688A (en) Power supply circuit for flip-flop memory
US20140145699A1 (en) Systems and methods for controlling power in semiconductor circuits
US5801567A (en) Circuit and method for generating a delayed output signal
US11451730B2 (en) Image sensor using a global shutter and method for controlling same
US6147923A (en) Voltage boosting circuit
US5073723A (en) Space charge current limited shunt in a cascode circuit for hvtft devices
US6184721B1 (en) CMOS voltage comparator capable of operating with small input voltage difference
US5488326A (en) Data output circuit for semiconductor integrated circuit device which prevents current flow from the output to supply voltage
US5175705A (en) Semiconductor memory device having circuit for prevention of overcharge of column line

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant