CN212391718U - 一种多航空总线接口驱动装置 - Google Patents
一种多航空总线接口驱动装置 Download PDFInfo
- Publication number
- CN212391718U CN212391718U CN202020683651.6U CN202020683651U CN212391718U CN 212391718 U CN212391718 U CN 212391718U CN 202020683651 U CN202020683651 U CN 202020683651U CN 212391718 U CN212391718 U CN 212391718U
- Authority
- CN
- China
- Prior art keywords
- chip
- bus interface
- interface circuit
- module
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
本实用新型公开了一种多航空总线接口驱动装置，包括上位机、电源模块、综合控制器和模拟电路模块，电源模块与综合控制器连接，综合控制器包括DSP模块和FPGA模块，上位机通过CAN总线与DSP模块连接，DSP模块与SRAM存储器和FPGA模块连接，FPGA模块与模拟电路相连，模拟电路上包括MIL‑1553B总线接口电路、ARINC429总线接口电路、RS422/485总线接口电路、RS232总线接口电路、网络接口电路、I2C总线接口电路、SPI总线接口电路、MLVDS电平接口电路、并行总线接口电路和PMOS大功率驱动接口电路，FPGA模块通过模拟电路上的接口电路进行数据的传输。本实用新型通过CAN总线接受上位机命令，实现通信接口的切换，进而完成通信协议和信号电平的矩阵式切换。
Description
技术领域：
本实用新型涉及一种总线接口驱动装置，特别是涉及一种多航空总线接口驱动装置。
背景技术：
在大型通信系统中，一个完整的系统由多个单机或者设备组成，设备间通过通信控制接口进行信息的交换，这些通信控制接口的种类、信号电平以及通信协议各不相同，在例如军事等一些特殊应用场景的通信系统中，设备间的通信控制接口更是各种各样，对于单个的单机或者设备往往有专用的测试设备，但是对于系统集中测试，那就需要准备好针对每个单机或者设备的各种专用测试设备，这会对集成测试系统带来了不便及挑战，造成集成测试系统庞大、复杂、可靠性低。
实用新型内容：
本实用新型所要解决的技术问题是：克服现有技术的不足，提供一种能够针对不同被测设备进行通信协议和通信电平的矩阵式选择的一种多航空总线接口驱动装置。
本实用新型为解决技术问题所采取的技术方案是：
一种多航空总线接口驱动装置，包括上位机、电源模块、综合控制器和模拟电路模块，所述电源模块与所述综合控制器连接，所述综合控制器包括DSP模块和FPGA模块，所述上位机通过CAN总线与DSP模块连接，所述DSP模块采用并行总线通信的方式与SRAM存储器连接，所述DSP模块通过数据线地址线和控制信号线与所述FPGA模块连接，所述FPGA模块通过高速SPI、并行总线与所述模拟电路相连，所述模拟电路上包括MIL-1553B总线接口电路、ARINC429总线接口电路、RS422/485总线接口电路、RS232总线接口电路、网络接口电路、I2C总线接口电路、SPI总线接口电路、MLVDS电平接口电路、并行总线接口电路和PMOS大功率驱动接口电路，所述FPGA模块通过选择所述模拟电路上的接口电路进行数据的传输，所述MIL-1553B总线接口电路、ARINC429总线接口电路、RS422/485总线接口电路、RS232总线接口电路、网络接口电路以及所述MLVDS电平接口电路与所述FPGA模块之间均设置有调制解调器。
所述综合控制器是驱动装置的核心，其采用DSP+FPGA结构来实现，以提高系统处理速度，所述 DSP模块采用TMS320F28335-176ZJZ芯片，使用48MHz晶振驱动；所述FPGA模块采用EP3C40F484I7芯片，使用芯片内部振荡器，所述FPGA模块与所述DSP模块之间采用并行总线通信；所述SRAM存储器芯片采用IS61LV51216-44。
所述FPGA模块芯片内部资源划分成BANK1、BANK2、BANK3、BANK4、 BANK5、BANK6、BANK7和 BANK8八个子模块，每个模块分别实现不同的功能，所述 BANK1与所述I2C总线接口电路和所述ARINC429总线接口电路连接实现总线通信功能；所述BANK2与所述RS232总线接口电路和所述SPI总线接口电路连接实现总线通信功能；所述BANK3与所述RS422/485总线接口电路连接实现总线通信功能；所述BANK4与所述DSP芯片连接进行数据的交换；所述BANK5与所述MLVDS电平接口电路连接实现总线驱动功能；所述BANK6与所述网络接口电路连接实现通信功能；所述BANK7与所述MIL_STD1553B总线接口连接实现总线通信功能；所述BANK8与所述并行总线接口电路连接实现总线通信功能。
所述CAN总线用于提供DSP与上位机进行数据交换的通道，上位机为外部设备，因为DSP芯片TMS320F28335-176ZJZ带有CAN总线的协议处理单元，所以这里不再使用专用的CAN总线接口芯片。
所述MIL_STD 1553B总线接口与所述FPGA模块之间的所述调制解调器分别采用PMDB2725芯片和HI1570PSI芯片来实现数据的收发，所述FPGA模块与所述PMDB2725芯片和所述HI1570PSI芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述ARINC429总线接口电路与所述FPGA模块之间的所述调制解调器分别采用HI8585芯片和HI8588芯片来实现数据的收发，所述FPGA模块与所述HI8585芯片和所述HI8588芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述RS422/485总线接口电路与所述FPGA模块之间的所述调制解调器分别采用MAX3095芯片和MAX3096芯片来实现数据的收发，所述MAX3095芯片和所述MAX3096芯片能够自适应RS422/485总线接口电路，所述FPGA模块与所述MAX3095芯片和所述MAX3096芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述RS232总线接口电路与所述FPGA模块之间的所述调制解调器采用MAX232芯片来实现数据的收发，所述FPGA模块与所述MAX232芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述网络接口电路与所述FPGA模块之间的所述调制解调器采用LAN8720A芯片来实现数据的收发；所述MLVDS接口与所述FPGA模块之间的所述调制解调器采用DS90C385芯片来实现数据的收发。
所述I2C总线接口电路、SPI总线接口电路和并行总线接口电路在FPGA芯片内部实现数据的收发。
所述PMOS大功率驱动接口电路主要由4片MC1413芯片和欧姆龙G5S-2(5V)继电器构成28路大功率驱动电路，每片MC1413芯片可以驱动7路继电器。
所述电源模块上设置有能将+5V电压转换成+2.5V电压的BM1117-2.5电源芯片、能够将+5V电压转换成+3.3V电压的LT1587CM-3.3电源芯片、能够将+3.3V电压转换成+1.2V电压的UC282TD-ADJ电源芯片、能够讲过+5V电压转换成±9V电压的A0509D-1W电源芯片以及能够将+3.3V电压转换成+1.9V电压的TPS767D301电源芯片，所述电源模块上设置有+5V电源指示灯，在模拟地和数字地之间串联有电感L1起到隔离两者的作用。
通信接口的切换过程是：上位机通过CAN总线向DSP发送命令，DSP根据上位机发送的命令通过FPGA芯片实现通信接口的切换。
本实用新型的有益效果是：
1、本实用新型能够模拟多种航电设备的总线通信，根据系统中不同的单机设备配置了多种通信电平接口，能够针对不同被测设备进行通信协议和通信电平的矩阵式选择，解决了在ATS测试系统中被测设备多、总线接口类型多、总线控制电路复杂等问题。
2、本实用新型采用基于DSP+FPGA架构的嵌入式技术实现多航空总线的模拟仿真；利用DSP芯片内部集成的CAN总线与上位机通信，通过CAN总线接受上位机命令，实现通信接口切换的程序控制，进而完成通信协议和信号电平的矩阵式选择或切换。
3、本实用新型具有大功率驱动功能，可以驱动大功率电路，实现被测对象的加/断电等功能；另外本实用新型尺寸小，便于携带，非常利于通信设备经常需要进行的外场测试需求。
附图说明：
图1是本实用新型多航空总线接口驱动装置的结构组成框图；
图2是图1中DSP模块的电路原理图1；
图3是图1中DSP模块的电路原理图2；
图4是图1中DSP模块的电路原理图3；
图5是图1中SRAM模块的电路原理图；
图6是图1中FPGA模块的电路原理图1；
图7是图1中FPGA模块的电路原理图2；
图8是图1中FPGA模块的电路原理图3；
图9是图1中FPGA模块的电路原理图4；
图10是图1中FPGA模块的电路原理图5；
图11是图1中FPGA模块的电路原理图6；
图12是图1中FPGA模块的电路原理图7；
图13是图1中FPGA模块的电路原理图8；
图14是图1中RS232总线电路的电路原理图；
图15是图1中网络接口总线电路的电路原理图。
具体实施方式：
下面结合附图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15和具体实施例对本实用新型作进一步的解释和说明：
一种多航空总线接口驱动装置，包括上位机、电源模块、综合控制器和模拟电路模块，所述电源模块与所述综合控制器连接，所述综合控制器包括DSP模块和FPGA模块，所述上位机通过CAN总线与DSP模块连接，所述DSP模块采用并行总线通信的方式与SRAM存储器连接，所述DSP模块通过数据线地址线和控制信号线与所述FPGA模块连接，所述FPGA模块通过高速SPI、并行总线与所述模拟电路相连，所述模拟电路上包括MIL-1553B总线接口电路、ARINC429总线接口电路、RS422/485总线接口电路、RS232总线接口电路、网络接口电路、I2C总线接口电路、SPI总线接口电路、MLVDS电平接口电路、并行总线接口电路和PMOS大功率驱动接口电路，所述FPGA模块通过所述模拟电路上的接口电路进行数据的传输，所述MIL-1553B总线接口电路、ARINC429总线接口电路、RS422/485总线接口电路、RS232总线接口电路、网络接口电路以及所述MLVDS电平接口电路与所述FPGA模块之间均设置有调制解调器。
所述综合控制器是驱动装置的核心，其采用DSP+FPGA结构来实现，以提高系统处理速度，所述 DSP模块采用TMS320F28335-176ZJZ芯片，使用48MHz晶振驱动；所述FPGA模块采用EP3C40F484I7芯片，使用芯片内部振荡器，所述FPGA模块与所述DSP模块之间采用并行总线通信；所述SRAM存储器芯片采用IS61LV51216-44。
所述FPGA模块芯片内部资源划分成BANK1、BANK2、BANK3、BANK4、 BANK5、BANK6、BANK7和 BANK8八个子模块，每个模块分别实现不同的功能，所述 BANK1与所述I2C总线接口电路和所述ARINC429总线接口电路连接实现总线通信功能；所述BANK2与所述RS232总线接口电路和所述SPI总线接口电路连接实现总线通信功能；所述BANK3与所述RS422/485总线接口电路连接实现总线通信功能；所述BANK4与所述DSP芯片连接进行数据的交换；所述BANK5与所述MLVDS电平接口电路连接实现总线驱动功能；所述BANK6与所述网络接口电路连接实现通信功能；所述BANK7与所述MIL_STD1553B总线接口连接实现总线通信功能；所述BANK8与所述并行总线接口电路连接实现总线通信功能。
所述CAN总线用于提供DSP与上位机进行数据交换的通道，上位机为外部设备，因为DSP芯片TMS320F28335-176ZJZ带有CAN总线的协议处理单元，所以这里不再使用专用的CAN总线接口芯片。
所述MIL_STD 1553B总线接口与所述FPGA模块之间的所述调制解调器分别采用PMDB2725芯片和HI1570PSI芯片来实现数据的收发，所述FPGA模块与所述PMDB2725芯片和所述HI1570PSI芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述ARINC429总线接口电路与所述FPGA模块之间的所述调制解调器分别采用HI8585芯片和HI8588芯片来实现数据的收发，所述FPGA模块与所述HI8585芯片和所述HI8588芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述RS422/485总线接口电路与所述FPGA模块之间的所述调制解调器分别采用MAX3095芯片和MAX3096芯片来实现数据的收发，所述MAX3095芯片和所述MAX3096芯片能够自适应RS422/485总线接口电路，所述FPGA模块与所述MAX3095芯片和所述MAX3096芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述RS232总线接口电路与所述FPGA模块之间的所述调制解调器采用MAX232芯片来实现数据的收发，所述FPGA模块与所述MAX232芯片之间采用差分电平的串行通信方式进行通信，以提高信息传递的可靠性。
所述网络接口电路与所述FPGA模块之间的所述调制解调器采用LAN8720A芯片来实现数据的收发；所述MLVDS接口与所述FPGA模块之间的所述调制解调器采用DS90C385芯片来实现数据的收发。
所述I2C总线接口电路、SPI总线接口电路和并行总线接口电路在FPGA芯片内部实现数据的收发。
所述PMOS大功率驱动接口电路主要由4片MC1413芯片和欧姆龙G5S-2(5V)继电器构成28路大功率驱动电路，每片MC1413芯片可以驱动7路继电器。
所述电源模块上设置有能将+5V电压转换成+2.5V电压的BM1117-2.5电源芯片、能够将+5V电压转换成+3.3V电压的LT1587CM-3.3电源芯片、能够将+3.3V电压转换成+1.2V电压的UC282TD-ADJ电源芯片、能够讲过+5V电压转换成±9V电压的A0509D-1W电源芯片以及能够将+3.3V电压转换成+1.9V电压的TPS767D301电源芯片，所述电源模块上设置有+5V电源指示灯，在模拟地和数字地之间串联有电感L1起到隔离两者的作用。
DSP模块用于提供系统与外部设备进行数据交换的通道，因为DSP2407芯片带有CAN总线的协议处理单元，所以和CAN设备通信方便，减轻设计难度，FPGA只需要完成1553B、ARINC429等总线通道即可；数据转换和总线协议处理部分主要由FPGA构成，使用VHDL硬件语言，在FPGA内部每个总线通道设计一个状态机进行独立管理，各通道对应配置独立缓存，FPGA完成通信协议解析，每个总线通道接收或发送的数据缓存均由FPGA内部RAM生成，由控制内核完成与设备内并行总线的数据访问，实现多通道航空总线数据收发；模拟电路主要完成接口电平的匹配，由于处理器不能直接处理总线上的数据，因此需要加入信号调制解调电路。
上位机通过CAN总线发送命令给DSP，DSP经过逻辑判断，把上位机指令发送到FPGA中，FPGA协议模块进行数据打包，传输到总线上的电台上，电台接收到指令后进行处理，然后把自身状态信息发送到总线上；FPGA协议模块接收数据并进行协议转换，通过数据总线传送给DSP；DSP接收到数据后进行处理，然后把设备信息发送给上位机；上位机根据传回来的设备信息进行处理，这样就完成了一个操作周期。
以上，仅是本实用新型的优先实施例而已，并未对本实用新型作任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的保护范围内。
Claims (9)
1.一种多航空总线接口驱动装置，包括上位机、电源模块、综合控制器和模拟电路模块，其特征是：所述电源模块与所述综合控制器连接，所述综合控制器包括DSP模块和FPGA模块，所述上位机通过CAN总线与DSP模块连接，所述DSP模块采用并行总线通信的方式与SRAM存储器连接，所述DSP模块通过数据线地址线和控制信号线与所述FPGA模块连接，所述FPGA模块通过高速SPI、并行总线与所述模拟电路相连，所述模拟电路上包括MIL-1553B总线接口电路、ARINC429总线接口电路、RS422/485总线接口电路、RS232总线接口电路、网络接口电路、I2C总线接口电路、SPI总线接口电路、MLVDS电平接口电路、并行总线接口电路和PMOS大功率驱动接口电路，所述FPGA模块通过选择所述模拟电路上的接口电路进行数据的传输，所述MIL-1553B总线接口电路、ARINC429总线接口电路、RS422/485总线接口电路、RS232总线接口电路、网络接口电路以及所述MLVDS电平接口电路与所述FPGA模块之间均设置有调制解调器。
2.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述综合控制器是驱动装置的核心，其上采用的是DSP+FPGA结构，所述 DSP模块采用TMS320F28335-176ZJZ芯片，使用48MHz晶振驱动；所述FPGA模块采用EP3C40F484I7芯片，使用芯片内部振荡器，所述FPGA模块与所述DSP模块之间采用并行总线通信；所述SRAM存储器芯片采用IS61LV51216-44。
3.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述FPGA模块芯片内部划分成BANK1、BANK2、BANK3、BANK4、 BANK5、BANK6、 BANK7和 BANK8八个子模块，所述BANK1与所述I2C总线接口电路和所述ARINC429总线接口电路连接通信；所述BANK2与所述RS232总线接口电路和所述SPI总线接口电路连接；所述BANK3与所述RS422/485总线接口电路连接；所述BANK4与所述DSP芯片连接；所述BANK5与所述MLVDS电平接口电路连接；所述BANK6与所述网络接口电路连接；所述BANK7与所述MIL_STD1553B总线接口连接；所述BANK8与所述并行总线接口电路连接。
4.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述MIL_STD1553B总线接口与所述FPGA模块之间的所述调制解调器的芯片分别为PMDB2725芯片和HI1570PSI芯片，所述FPGA模块与所述PMDB2725芯片和所述HI1570PSI芯片之间采用差分电平的串行通信方式进行通信。
5.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述ARINC429总线接口电路与所述FPGA模块之间的所述调制解调器的芯片分别为HI8585芯片和HI8588芯片，所述FPGA模块与所述HI8585芯片和所述HI8588芯片之间采用差分电平的串行通信方式进行通信。
6.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述RS422/485总线接口电路与所述FPGA模块之间的所述调制解调器的芯片分别为MAX3095芯片和MAX3096芯片，所述MAX3095芯片和所述MAX3096芯片能够自适应RS422/485总线接口电路，所述FPGA模块与所述MAX3095芯片和所述MAX3096芯片之间采用差分电平的串行通信方式进行通信。
7.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述RS232总线接口电路与所述FPGA模块之间的所述调制解调器的芯片为MAX232芯片，所述FPGA模块与所述MAX232芯片之间采用差分电平的串行通信方式进行通信。
8.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述网络接口电路与所述FPGA模块之间的所述调制解调器的芯片为LAN8720A芯片；所述ML-VDS接口与所述FPGA模块之间的所述调制解调器的芯片为DS90C385芯片。
9.根据权利要求1所述的一种多航空总线接口驱动装置，其特征是：所述电源模块上设置有能将+5V电压转换成+2.5V电压的BM1117-2.5电源芯片、能够将+5V电压转换成+3.3V电压的LT1587CM-3.3电源芯片、能够将+3.3V电压转换成+1.2V电压的UC282TD-ADJ电源芯片、能够讲过+5V电压转换成±9V电压的A0509D-1W电源芯片以及能够将+3.3V电压转换成+1.9V电压的TPS767D301电源芯片，所述电源模块上设置有+5V电源指示灯，在模拟地和数字地之间串联有电感L1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020683651.6U CN212391718U (zh) | 2020-04-29 | 2020-04-29 | 一种多航空总线接口驱动装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020683651.6U CN212391718U (zh) | 2020-04-29 | 2020-04-29 | 一种多航空总线接口驱动装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212391718U true CN212391718U (zh) | 2021-01-22 |
Family
ID=74248753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020683651.6U Expired - Fee Related CN212391718U (zh) | 2020-04-29 | 2020-04-29 | 一种多航空总线接口驱动装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212391718U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116192716A (zh) * | 2023-02-28 | 2023-05-30 | 华东师范大学 | 一种基于zynq的航电多协议总线测试平台 |
| CN116224877A (zh) * | 2023-03-14 | 2023-06-06 | 中国科学院空间应用工程与技术中心 | 用于总线自适应的远程终端、总线自适应系统及方法 |
-
2020
- 2020-04-29 CN CN202020683651.6U patent/CN212391718U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116192716A (zh) * | 2023-02-28 | 2023-05-30 | 华东师范大学 | 一种基于zynq的航电多协议总线测试平台 |
| CN116192716B (zh) * | 2023-02-28 | 2024-05-17 | 华东师范大学 | 一种基于zynq的航电多协议总线测试平台 |
| CN116224877A (zh) * | 2023-03-14 | 2023-06-06 | 中国科学院空间应用工程与技术中心 | 用于总线自适应的远程终端、总线自适应系统及方法 |
| CN116224877B (zh) * | 2023-03-14 | 2023-11-07 | 中国科学院空间应用工程与技术中心 | 用于总线自适应的远程终端、总线自适应系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101571842B (zh) | 一种用于arinc429通讯的pci板卡装置 | |
| CN212391718U (zh) | 一种多航空总线接口驱动装置 | |
| CN103714024A (zh) | 一种基于SoC FPGA的多串口并行处理架构 | |
| CN109494418B (zh) | 电池管理系统的电芯采样装置及方法 | |
| CN103048984B (zh) | 多通道arinc700总线监控装置及实现方法 | |
| CN105071859B (zh) | 一种下行、上行数据传输方法及装置 | |
| CN104242981B (zh) | 一种基于软件无线电的嵌入式通讯装置 | |
| CN203705861U (zh) | 一种基于fpga的多串口并行处理架构 | |
| CN102096657B (zh) | 一种基于soc的微型信息处理模块 | |
| CN109307833A (zh) | 芯片测试装置及芯片测试方法 | |
| CN108322373A (zh) | 航电系统的总线测试卡、测试方法及总线测试装置 | |
| CN103713543A (zh) | 一种基于fpga的多串口并行处理架构 | |
| CN108337286A (zh) | 一种切包方法及装置 | |
| CN204925719U (zh) | 信号转换装置和系统 | |
| CN101894086A (zh) | 串口集线器及多串口高速通讯方法 | |
| CN109407574A (zh) | 一种多总线可选择输出控制装置及其方法 | |
| CN203812025U (zh) | 一种基于SoC FPGA的多串口并行处理架构 | |
| CN110262989B (zh) | 一种多功能通讯转换器及通讯方法 | |
| CN107767488A (zh) | 一种基于lvds总线的数据存储单元及存储方法 | |
| CN106773961A (zh) | 基于fpga的空间锂电池均衡控制系统 | |
| CN114500146A (zh) | 一种基于模型设计的测试验证环境搭建系统及验证方法 | |
| CN206292769U (zh) | 一种嵌入式测试存储系统 | |
| CN208862847U (zh) | 模拟bbu基带信号发生器和采集器 | |
| CN105867241A (zh) | 一种斩波扩展控制器 | |
| CN109144927A (zh) | 一种多fpga互联装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210122 |