CN212183774U - 一种驱动芯片及电子设备 - Google Patents
一种驱动芯片及电子设备 Download PDFInfo
- Publication number
- CN212183774U CN212183774U CN202020997626.5U CN202020997626U CN212183774U CN 212183774 U CN212183774 U CN 212183774U CN 202020997626 U CN202020997626 U CN 202020997626U CN 212183774 U CN212183774 U CN 212183774U
- Authority
- CN
- China
- Prior art keywords
- driving
- region
- chip
- layout
- selection switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种驱动芯片及电子设备。根据本实用新型实施例的驱动芯片包括:第一区域,包括多个驱动晶体管,所述多个驱动晶体管根据输入信号产生多通道的驱动信号;以及第二区域,与所述第一区域相连接,包括多个选择开关管,所述多个选择开关管围绕所述多个驱动晶体管,并且连接在所述多个驱动晶体管的输出端和所述驱动芯片的输出引脚之间以控制所述多通道的通断。根据本实用新型实施例的驱动芯片及电子设备,提高了芯片版图布局的合理性以及芯片通道的匹配性。
Description
技术领域
本实用新型涉及集成电路技术领域,特别涉及一种驱动芯片及电子设备。
背景技术
随着集成电路技术的不断发展,装置小型化的需求越来越多,具有更高集成度的驱动芯片得到了越来越广泛的应用。例如,目前LED(Light Emitting Diode,发光二极管)显示向着更小像素点间距的mini LED、micro LED方向发展,相应的驱动IC(集成电路)需要更高的集成度。
集成更多输出通道可以有效减少驱动IC数量并降低功耗,能够适配更小间距的电路设计,满足装置小型化的需求。多通道驱动集成电路对芯片版图布局提出了更高的要求。但在现有技术中,LED驱动IC的通道布局(layout)方式是左右对称结构。图1示出了根据现有技术的驱动集成电路通道布局的结构示意图。如图1所示,现有的驱动集成电路在左侧布置有通道11、12、13……,在右侧布置有通道21、22、23……。现有的布局方式随着通道个数的增加,上下两端通道之间距离增加,会使通道之间的匹配性变差,进而导致输出电流的不匹配,影响驱动效果。若要完全重新设计通道的布局方式,则需要对关联的装置、生产工艺等进行重新的设计,需要付出大量的人力和物力去改进。
因此,希望能有一种新的驱动芯片及电子设备,能够解决上述问题。
实用新型内容
鉴于上述问题,本实用新型的目的在于提供一种驱动芯片及电子设备,提高芯片版图布局的合理性以及芯片通道匹配性。
根据本实用新型的一方面,提供一种驱动芯片,包括:第一区域,包括多个驱动晶体管,所述多个驱动晶体管根据输入信号产生多通道的驱动信号;以及第二区域,与所述第一区域相连接,包括多个选择开关管,所述多个选择开关管围绕所述多个驱动晶体管,并且连接在所述多个驱动晶体管的输出端和所述驱动芯片的输出引脚之间以控制所述多通道的通断。
优选地,所述第一区域位于所述驱动芯片的中心。
优选地,所述输入信号包括第一控制电压信号;所述多个驱动晶体管根据所述第一控制电压信号产生多通道的输出电流作为所述驱动信号。
优选地,所述驱动芯片还包括:放大器,分别与所述驱动晶体管和所述选择开关管相连接,用于信号的处理,其中,所述放大器位于所述第二区域。
优选地,所述第二区域包括第三区域和第四区域,其中,所述第三区域和所述第四区域左右对称;所述选择开关管为偶数个,均分在所述第三区域和所述第四区域中;所述放大器为偶数个,均分在所述第三区域和所述第四区域中。
优选地,所述选择开关管的源极分别与所述驱动晶体管的漏极和所述放大器的输入端相连接;所述选择开关管的栅极与所述放大器的输出端相连接;所述选择开关管的漏极与所述输出引脚相连接。
优选地,所述驱动晶体管的栅极与第一控制端相连接,以接收第一控制电压信号;所述放大器的输入端与第二控制端相连接,以接收第二控制电压信号,其中,所述第一控制电压信号和所述第二控制电压信号决定所述驱动信号。
优选地,所述驱动晶体管包括选自P型MOS管、N型MOS管中的至少一种;所述选择开关管包括选自P型MOS管、N型MOS管中的至少一种。
优选地,所述驱动芯片为LED驱动芯片,且与至少一个发光二极管相连接以驱动所述发光二极管发光;所述多个驱动晶体管根据所述输入信号产生多通道的输出电流作为所述驱动信号,以驱动所述发光二极管;所述输出引脚与所述发光二极管相连接,用于所述驱动信号的输出。
根据本实用新型的另一方面,提供一种电子设备,包括如前所述的驱动芯片。
根据本实用新型实施例的驱动芯片及电子设备,包括用于布置核心电路的第一区域,以及围绕第一区域的用于布置非核心电路的第二区域,布局更加合理,且能够提高芯片通道的匹配性。
根据本实用新型实施例的驱动芯片及电子设备,将芯片所有通道的关键器件集中布局在第一区域,将其他器件按照原来方式排布,在兼容原始封装的同时,提高了通道匹配性。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了根据现有技术的驱动集成电路通道布局的结构示意图;
图2示出了根据本实用新型第一实施例的驱动芯片的版图结构的结构示意图;
图3示出了根据本实用新型第二实施例的驱动芯片的版图结构的结构示意图;
图4示出了根据本实用新型第二实施例的驱动集成电路通道布局的结构示意图;
图5示出了根据本实用新型实施例的驱动输出通道的电路原理示意图;
图6示出了根据本实用新型第三实施例的驱动芯片的版图结构的电路示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
下面结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。在下文中描述了本实用新型的许多特定的细节,例如部件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型。
应当理解,在描述部件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将部件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
需要说明的是,本实用新型实施例中所述的版图例如是多个器件(或者电路)互相耦接形成的图案。对驱动芯片来说,可以是部分电路形成版图。对驱动芯片的版图结构来说,可以是版图包括多个版图区域。从驱动芯片的版图结构(版图区域)的角度描述的内容,与从驱动芯片(版图)的角度描述的内容,应该可以毫无疑义的相互理解、转化。
图2示出了根据本实用新型第一实施例的驱动芯片的版图结构示意图。如图2所示,根据本实用新型第一实施例的版图结构包括核心版图区域(第一版图区域)100和周边版图区域(第二版图区域)200。核心版图区域100位于版图的中心。周边版图区域200围绕核心版图区域100。
具体地讲,核心版图区域(第一版图区域)100位于版图结构的中心,周边版图区域(第二版图区域)200围绕(环绕)核心版图区域100设置。可选地,核心版图区域100用于设置核心电路;周边版图区域200用于设置非核心电路。具体地讲,将决定驱动信号的电路部分(核心电路部分)布局在核心版图区域100中。将非核心部分的电路(例如用于驱动信号传输的电路、开关电路等)布局在周边版图区域200中。可选地,核心版图区域100包括驱动版图区域,用于布局产生驱动信号的电路部分(核心电路部分)。可选地,本实用新型实施例在现有驱动芯片的基础上进行改进。在保持原有整体布局的情况下,即保持原有布局区域的形状、位置不变,保持原有电路的功能以及与其余电路的连接关系不变的情况下,完成上述布局。可选地,在保持原有电路器件的种类、个数以及连接关系不变的情况下,完成上述布局。可选地,本实用新型实施例在现有驱动芯片的基础上进行改进时,在保持原有电路器件的种类、个数以及连接关系不变的情况下,可以对器件的位置和/或器件间的布线进行重新设计,以更好地完成与核心版图区域中电路部分的连接。
在本实用新型的实施例中,提供一种驱动芯片。该驱动芯片包括第一区域(核心区域)和第二区域(周边区域)。第一区域包括多个驱动晶体管(核心电路),多个驱动晶体管根据输入信号产生多通道的驱动信号。第二区域与第一区域相连接,包括多个选择开关管(非核心电路),所述多个选择开关管围绕所述多个驱动晶体管,并且连接在所述多个驱动晶体管的输出端和所述驱动芯片的输出引脚之间以控制所述多通道的通断。可选地,第一区域位于所述驱动芯片的中心。
在上述实施例中,将电路中的核心部分集中在一起,有利于对电路核心部分进行整体控制,并且具有更好的控制效果。
在上述实施例中,将核心版图区域设置在版图的中心,使周边版图区域中各部分接收到的信号一致性好(周边版图区域中各部分与核心版图区域之间的距离差别较小),从而达到更好地控制效果。
在本实用新型的可选实施例中,周边版图区域用于驱动信号的传递。具体地讲,周边版图区域中布局的电路在功能上实现驱动信号的传递。可选地,周边版图区域中包括开关版图区域。开关版图区域用于导通或阻断驱动信号的传递。
在本实用新型的可选实施例中,驱动芯片为LED驱动芯片,用于LED显示。LED驱动芯片的版图结构包括核心版图区域100和周边版图区域200。在保持原有整体布局的情况下,核心版图区域100中布局有确定驱动电流(输出电流)大小的电路部分。周边版图区域200中布局有传输输出电流的电路和开关电路等。核心版图区域100中的电路分别与外部的控制电路和周边版图区域200中的电路相连接,并在外部电路的控制下,确定输出电流大小并产生输出电流。周边版图区域200中的电路与核心版图区域100中的电路相连接以接收核心版图区域100中的电路产生的输出电流。周边版图区域200中的电路还与外围电路相连接以将输出电流输出至外围电路,例如与发光二极管相连接以将输出电流输出,点亮发光二极管,实现LED显示。在上述实施例中,在保持原有整体布局不变的情况下,将LED驱动芯片中用于产生驱动电流(输出电流)的部分(驱动芯片通道的关键器件)集中布置在一起,其他器件按原来方式排布,在兼容原始封装的同时,提高了通道的匹配性。
图3示出了根据本实用新型第二实施例的驱动芯片的版图结构的结构示意图。如图3所示,根据本实用新型第二实施例的版图结构包括核心版图区域100和周边版图区域200,其中,周边版图区域200包括第三版图区域202和第四版图区域203。
具体地讲,核心版图区域100位于版图结构的中心,周边版图区域200环绕核心版图区域100设置。第三版图区域202位于核心版图区域100的左侧,用于非核心部分的电路布局。第四版图区域203位于核心版图区域100的右侧,用于非核心部分的电路布局。可选地,第三版图区域202和第四版图区域203左右对称。
在上述实施例中,用于非核心部分的电路布局的周边版图区域包括左右两个部分,更适用于广泛使用的左右对称布局方式,更容易进行兼容原始封装的布局设计。
图4示出了根据本实用新型第二实施例的驱动集成电路通道布局的结构示意图。根据本实用新型实施例所述的驱动芯片例如为LED驱动芯片,用于LED屏的驱动显示。LED驱动芯片例如具有16个输出通道。
如图4所示,核心版图区域100位于驱动集成电路通道布局(驱动芯片的版图结构)的中心,用于驱动集成电路核心电路部分的布局,例如布局决定并产生输出通道输出电流的电路部分。16个输出通道中的其他部分(非核心部分)按照原来的方式布局在周边版图区域中,例如分别位于图中所示的通道区域2021~2028和通道区域2031~2038。通道区域2021~2028位于第三版图区域202中。通道区域2031~2038位于第四版图区域203中。通道区域2021~2028和通道区域2031~2038与核心版图区域100中的电路部分相连接以接收输出电流,并与外界的发光二极管相连接以完成显示驱动。
在本实用新型的可选实施例中,驱动芯片为LED驱动芯片,且与至少一个发光二极管相连接以驱动所述发光二极管发光;所述多个驱动晶体管根据所述输入信号产生多通道的输出电流作为所述驱动信号,以驱动所述发光二极管;所述输出引脚与所述发光二极管相连接,用于所述驱动信号的输出。
在上述实施例中,提供了一种适用于LED驱动芯片的布局方式,将驱动集成电路通道的核心(关键)器件集中放在一起,其他器件按原来方式排布,在兼容原有封装的同时,提高了通道匹配性。
图5示出了根据本实用新型实施例的驱动输出通道的电路原理示意图。根据本实用新型实施例的驱动芯片例如为LED显示驱动芯片,具体的输出通道原理如图5所示。
输出通道电路包括驱动晶体管501、选择开关管502和放大器503。驱动晶体管501和选择开关管502例如为N型MOS管(N-Metal-Oxide-Semiconductor,N型金属氧化物半导体场效应晶体管)。可选地,驱动晶体管501包括选自P型MOS管、N型MOS管中的至少一种;选择开关管502包括选自P型MOS管、N型MOS管中的至少一种。驱动晶体管501的栅极与第一控制端相连接,以接收第一控制电压信号VB1。驱动晶体管501的源极接地。驱动晶体管501的漏极分别与选择开关管502的源极和放大器503的输入端相连接。
选择开关管502的源极分别与驱动晶体管501的漏极和放大器503的输入端相连接。选择开关管502的栅极与放大器503的输出端相连接。选择开关管502的漏极为输出端,用于输出电流。
放大器503的输入端与第二控制端相连接,以接收第二控制电压信号VB2。放大器503的输入端与驱动晶体管501的漏极相连接。放大器503的输出端与选择开关管502的栅极相连接。放大器503用于信号的处理。
选择开关管502作为输出通道的开关。通过控制选择开关管502的漏极是否输出电流,来实现输出通道的开关。可选地,选择开关管502的漏极与驱动芯片的输出引脚相连接。
驱动晶体管501作为通道电流产生器件,用于确定(决定)输出通道输出电流大小,并产生输出电流。优选地,驱动晶体管501作为通道恒定电流产生器件,用于确定并产生输出电流。
第二控制电压信号VB2通过放大器503设置驱动晶体管501的漏极电压,第一控制电压信号VB1设置驱动晶体管501的栅极电压。通过设置第一控制电压信号VB1和第二控制电压信号VB2,可得到选择开关管502漏极的输出电流。可选地,第一控制电压信号VB1和第二控制电压信号VB2决定驱动信号。可选地,通过设置第一控制电压信号VB1和第二控制电压信号VB2,确定(决定)输出通道输出电流的大小并产生输出电流,即产生驱动信号。
多个驱动晶体管501根据输入信号产生多通道的驱动信号(输出电流),输入信号例如包括第一控制电压信号VB1。可选地,输入信号包括第一控制电压VB1和第二控制电压VB2。
结合如上所述的根据本实用新型实施例的布局方式,将决定通道输出电流的驱动晶体管501布局在核心版图区域100中,将通道中的其他器件(如选择开关管502和放大器503)按照原来方式布局在周边版图区域200中。
在上述实施例中,将驱动输出通道的关键器件集中布局在一起,其他器件按原来方式排布,在兼容原始封装的同时,提高了通道匹配性。
在本实用新型的可选实施例中,驱动芯片包括至少一条输出通道。输出通道包括驱动晶体管501和开关电路。驱动晶体管501为核心电路的组成部分(位于芯片的第一区域),用于产生驱动信号。开关电路为非核心电路的组成部分(位于芯片的第二区域),用于导通或阻断驱动信号的传递。可选地,开关电路包括放大器503和选择开关管502。放大器503用于信号的放大。选择开关管502的源极分别与驱动晶体管501的漏极和放大器503的输入端相连接。选择开关管502的栅极与放大器503的输出端相连接。选择开关管502的漏极用于驱动信号的输出。
可选地,第二区域(周边版图区域200)包括第三区域(第三版图区域202)和第四区域(第四版图区域203)。第三区域(第三版图区域202)和第四区域(第四版图区域203)左右对称。选择开关管502例如为偶数个,均分在第三区域和第四区域中。放大器503例如为偶数个,均分在第三区域和第四区域中。可选地,第三区域中的输出通道与第四区域中的输出通道左右对称。
图6示出了根据本实用新型第三实施例的驱动芯片的版图结构的电路示意图。驱动芯片例如为LED驱动芯片,用于LED屏的驱动显示。LED驱动芯片例如具有8个输出通道。如图6所示,驱动输出通道的电路结构可参照图5及对图5的描述。8个输出通道中用于产生驱动信号(输出电流)的核心电路部分布局在核心版图区域100中,输出通道的非核心电路部分围绕核心版图区域100布局(布局在周边版图区域200中)。结合图5所示的内容,可以表述为,将8个输出通道中的驱动晶体管501集中布局在核心版图区域100中,将输出通道中的选择开关管502和放大器503围绕核心版图区域100布局。可选地,本实用新型实施例在现有驱动芯片的基础上进行改进。在不改变原有驱动芯片的版图结构的情况下,即保持原有布局区域的形状、位置不变,保持原有电路功能以及与其余电路的连接关系不变,保持原有电路器件的种类、个数以及连接关系不变的情况下,完成上述布局。可选地,本实用新型实施例在现有驱动芯片的基础上进行改进时,在保持原有电路器件的种类、个数以及连接关系不变的情况下,可以对器件的位置和/或器件间的布线进行重新设计,以更好地完成与核心版图区域中电路部分的连接。
在上述实施例中,以驱动芯片为LED驱动芯片为例进行了说明,但本实用新型并不限于LED驱动芯片。
在上述实施例中,提到的LED驱动芯片均为共阳产品。本实用新型并不局限于此,同样适用于共阴产品。
根据本实用新型的又一方面,提供一种电子设备。根据本实用新型实施例的电子设备包括如上文所述的驱动芯片。应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种驱动芯片,其特征在于,包括:
第一区域,包括多个驱动晶体管,所述多个驱动晶体管根据输入信号产生多通道的驱动信号;以及
第二区域,与所述第一区域相连接,包括多个选择开关管,所述多个选择开关管围绕所述多个驱动晶体管,并且连接在所述多个驱动晶体管的输出端和所述驱动芯片的输出引脚之间以控制所述多通道的通断。
2.根据权利要求1所述的驱动芯片,其特征在于,所述第一区域位于所述驱动芯片的中心。
3.根据权利要求1所述的驱动芯片,其特征在于,所述输入信号包括第一控制电压信号;
所述多个驱动晶体管根据所述第一控制电压信号产生多通道的输出电流作为所述驱动信号。
4.根据权利要求1所述的驱动芯片,其特征在于,所述驱动芯片还包括:
放大器,分别与所述驱动晶体管和所述选择开关管相连接,用于信号的处理,
其中,所述放大器位于所述第二区域。
5.根据权利要求4所述的驱动芯片,其特征在于,所述第二区域包括第三区域和第四区域,
其中,所述第三区域和所述第四区域左右对称;
所述选择开关管为偶数个,均分在所述第三区域和所述第四区域中;
所述放大器为偶数个,均分在所述第三区域和所述第四区域中。
6.根据权利要求4所述的驱动芯片,其特征在于,所述选择开关管的源极分别与所述驱动晶体管的漏极和所述放大器的输入端相连接;
所述选择开关管的栅极与所述放大器的输出端相连接;
所述选择开关管的漏极与所述输出引脚相连接。
7.根据权利要求6所述的驱动芯片,其特征在于,所述驱动晶体管的栅极与第一控制端相连接,以接收第一控制电压信号;
所述放大器的输入端与第二控制端相连接,以接收第二控制电压信号,
其中,所述第一控制电压信号和所述第二控制电压信号决定所述驱动信号。
8.根据权利要求1所述的驱动芯片,其特征在于,所述驱动晶体管包括选自P型MOS管、N型MOS管中的至少一种;
所述选择开关管包括选自P型MOS管、N型MOS管中的至少一种。
9.根据权利要求1所述的驱动芯片,其特征在于,所述驱动芯片为LED驱动芯片,且与至少一个发光二极管相连接以驱动所述发光二极管发光;
所述多个驱动晶体管根据所述输入信号产生多通道的输出电流作为所述驱动信号,以驱动所述发光二极管;
所述输出引脚与所述发光二极管相连接,用于所述驱动信号的输出。
10.一种电子设备,其特征在于,包括:
如权利要求1-9中任一项所述的驱动芯片。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020997626.5U CN212183774U (zh) | 2020-06-03 | 2020-06-03 | 一种驱动芯片及电子设备 |
KR1020237000088A KR102704600B1 (ko) | 2020-06-03 | 2020-11-10 | 구동 칩 및 전자기기 |
PCT/CN2020/127685 WO2021243957A1 (zh) | 2020-06-03 | 2020-11-10 | 一种驱动芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020997626.5U CN212183774U (zh) | 2020-06-03 | 2020-06-03 | 一种驱动芯片及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212183774U true CN212183774U (zh) | 2020-12-18 |
Family
ID=73788656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020997626.5U Active CN212183774U (zh) | 2020-06-03 | 2020-06-03 | 一种驱动芯片及电子设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN212183774U (zh) |
WO (1) | WO2021243957A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5856713A (en) * | 1997-10-24 | 1999-01-05 | Raytheon Company | N-way MMIC switch |
CN206181561U (zh) * | 2016-10-18 | 2017-05-17 | 深圳市新国都支付技术有限公司 | 一种电路板结构以及pos机 |
CN107103889B (zh) * | 2017-06-29 | 2019-08-06 | 惠科股份有限公司 | 一种显示面板的驱动电路、驱动电路的驱动方法和显示装置 |
CN108877671B (zh) * | 2018-07-24 | 2020-08-25 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
-
2020
- 2020-06-03 CN CN202020997626.5U patent/CN212183774U/zh active Active
- 2020-11-10 WO PCT/CN2020/127685 patent/WO2021243957A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR20230019933A (ko) | 2023-02-09 |
WO2021243957A1 (zh) | 2021-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11784188B2 (en) | Semiconductor integrated circuit device | |
US4868705A (en) | Insulated-gate semicustom integrated circuit | |
US7707521B2 (en) | Layout architecture having high-performance and high-density design | |
US4562453A (en) | Complementary metal-oxide semiconductor integrated circuit device of master slice type | |
US4513307A (en) | CMOS/SOS transistor gate array apparatus | |
US5378941A (en) | Bipolar transistor MOS transistor hybrid semiconductor integrated circuit device | |
CN212183774U (zh) | 一种驱动芯片及电子设备 | |
US6674108B2 (en) | Gate length control for semiconductor chip design | |
US3983619A (en) | Large scale integrated circuit array of unit cells and method of manufacturing same | |
JP2822781B2 (ja) | マスタスライス方式半導体集積回路装置 | |
KR102704600B1 (ko) | 구동 칩 및 전자기기 | |
US5434436A (en) | Master-slice type semiconductor integrated circuit device having multi-power supply voltage | |
EP0827207A2 (en) | Gate array LSI | |
US5806054A (en) | Neuron MOSFET module structure for binary logic circuits | |
US4725745A (en) | Bi-MOS PLA | |
JP6617590B2 (ja) | 半導体装置 | |
KR100310621B1 (ko) | 출력버퍼회로와공핍형전계효과트랜지스터를구비하는개선된입/출력인터페이스 | |
US6081004A (en) | BiCMOS compacted logic array | |
US5638286A (en) | Latch-up verification device | |
CN103348457A (zh) | 包括高场区的半导体器件及相关方法 | |
US20240113010A1 (en) | Semiconductor device having routing structure | |
US5124763A (en) | Insulated-gate type integrated circuit | |
JPH02280353A (ja) | 半導体集積回路 | |
KR100207499B1 (ko) | 코어 리미트 설계를 위한 패드-오픈 입/출력 셀의 레이아웃 배치 방법 | |
JPH0262063A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |