CN212008915U - 一种雷达收发机测试仪 - Google Patents

Abstract

本实用新型公开了一种雷达收发机测试仪，涉及雷达技术领域，该雷达收发机测试仪包括射频信号产生模块、射频信号接收模块、采样前端模块、采样处理模块、嵌入式NUC计算机、人机交互模组、继电器模块、接口转换模块以及电源模块，该测试仪针对雷达收发机所需的各项测试功能合理的设计了内部的各模块电路结构，能够替代实现原先独立的多个通用测试仪器的功能，极大的简化了测试复杂度、提高测试效率，而且体积小、重量轻、成本低，可以多点部署，解决了雷达产线的瓶颈问题。

Description

一种雷达收发机测试仪

技术领域

本实用新型涉及雷达技术领域，尤其是一种雷达收发机测试仪。

背景技术

雷达收发机是雷达的核心设备，也是雷达的易损设备，因此，在研制、生产、维保等过程中需要进行各种测试。雷达收发机测试过程中需要用到的常规仪器包括射频信号源、微波功率计、示波器、万用表、逻辑信号产生器、逻辑分析仪、供电电源等，雷达收发机的测试主要包括以下几个方面，如下表所示：

上述测试过程中使用到的这些仪器均是高精密的测试仪器，体积大、重量重、成本高。在研制阶段，为了使用尽可能多的调试手段，因此采用通用测试仪器进行测试是很有必要的。但是在生产维修阶段，如果依然使用这些通用测试仪器进行测试，则会大大影响测试效率。主要原因是：

1、通用测试仪器面向通用功能设计，功能复杂多样。而在雷达收发机的生产维修阶段，往往只需要使用这些仪器的几个功能。因此在产线上的通用仪器，其90％以上的功能均是浪费的。这极大地耗费了工厂的资金投入。

2、通用测试仪器操作复杂，需要掌握一定知识的专业人士才能操作，在生产维修阶段，产线工人往往不具备这样的专业技能，因此需要专业人士开发测试程序，才能让产线工人使用，这极大的影响了效率。

3、通用测试仪器非常昂贵，而且同一时间，通用仪器只能用于一条产线。所以，通用仪器的数量成为了产线产能的瓶颈

实用新型内容

本实用新型人针对上述问题及技术需求，提出了一种雷达收发机测试仪，本实用新型的技术方案如下：

一种雷达收发机测试仪，该雷达收发机测试仪包括射频信号产生模块、射频信号接收模块、采样前端模块、采样处理模块、嵌入式NUC计算机、人机交互模组、继电器模块、接口转换模块以及电源模块；

射频信号产生模块包括按信号传输路径依次相连的PLL频率源、调制开关、第一放大器、第一可调谐滤波器和第一数控衰减器，第一数控衰减器的输出端连接雷达收发机测试仪的射频信号输出端口；

射频信号接收模块包括按信号传输路径依次相连的第二可调谐滤波器、混频器以及中频滤波器，第二可调谐滤波器的输入端连接雷达收发机测试仪的射频信号输入端口；PLL频率源还连接混频器；

继电器模块包括第一继电器组以及第二继电器组，第一继电器组的输入端连接雷达收发机测试仪的波形测试信号输入端口，第二继电器组的输入端连接雷达收发机测试仪的电压测试输入端口；

采样前端模块包括第二放大器、第二数控衰减器、第三放大器、第三数控衰减器、阻抗匹配电路、运放跟随电路以及电平转换电路，第二放大器的输入端连接中频滤波器的输出端、输出端连接第二数控衰减器的输入端；第三放大器的输入端连接雷达收发机测试仪的中频信号输入端口、输出端连接第三数控衰减器的输入端；阻抗匹配电路的输入端连接第一继电器组的输出端、输出端连接运放跟随电路的输入端；电平转换电路的输入端连接第二继电器组的输出端；

采样处理模块包括AD采样电路和FPGA，AD采样电路的输入端分别连接第二数控衰减器的输出端、第三数控衰减器的输出端、运放跟随电路的输出端以及电平转换电路的输出端，AD采样电路的输出端连接FPGA；FPGA连接嵌入式NUC计算机，FPGA的输出端还连接调制开关和PLL频率源，嵌入式NUC计算机连接人机交互模组，嵌入式NUC计算机还连接并控制PLL频率源；

嵌入式NUC计算机还连接接口转换模块，接口转换模块连接雷达收发机测试仪的LVDS收发端口和TLL收发端口；

电源模块包括内部供电电路和外部供电电路，内部供电电路和外部供电电路的输入端均连接雷达收发机测试仪的电源端口，内部供电电路的输出端连接其他各个模块进行供电，外部供电电路的输出端连接雷达收发机测试仪的被测件供电端口。

其进一步的技术方案为，AD采样电路包括四通道AD芯片和高精度AD芯片，四通道AD芯片的的输入端分别连接第二数控衰减器的输出端、第三数控衰减器的输出端和运放跟随电路的输出端，高精度AD芯片的输入端连接电平转换电路的输出端，四通道AD芯片和高精度AD芯片的输出端均连接FPGA。

其进一步的技术方案为，四通道AD芯片采用型号为LM97600的芯片实现，高精度AD芯片采用型号为ADS1263的芯片实现。

其进一步的技术方案为，接口转换模块包括CPLD芯片，CPLD芯片的型号为5M2210ZF324C5N。

其进一步的技术方案为，第一可调谐滤波器和第二可调谐滤波器均为调谐带通滤波器，型号为86801YIG。

其进一步的技术方案为，第一放大器、第二放大器和第三放大器的型号均为ZX60-183A-S+；调制开关的型号为RF-SW1R0618L9；第一数控衰减器、第二数控衰减器和第三数控衰减器的型号均为RF-ATT0618S75；PLL频率源的型号为LMX2595；混频器的型号为MM1-0222HS；中频滤波器为QJ-BP型中频滤波器；FPGA的型号为XCZU27DR-2FFVE1156；第一继电器组和第二继电器组的型号均为SRD-12VDC-SL-C；运放跟随电路基于型号为LM2904的运算放大器实现。

本实用新型的有益技术效果是：

本申请公开了一种雷达收发机测试仪，该测试仪针对雷达收发机所需的各项测试功能合理的设计了内部的各模块电路结构，能够替代实现原先独立的多个通用测试仪器的功能，极大的简化了测试复杂度、提高测试效率，而且体积小、重量轻、成本低，可以多点部署，解决了雷达产线的瓶颈问题。

附图说明

图1是本申请公开的雷达收发机测试仪的电路结构图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

本申请公开了一种雷达收发机测试仪，请参考图1，该雷达收发机测试仪包括射频信号产生模块、射频信号接收模块、采样前端模块、采样处理模块、嵌入式NUC计算机、人机交互模组、继电器模块、接口转换模块以及电源模块，在实际应用时，各个模块通常封装在外壳内，人机交互模组设置在外壳上，同时外壳上预留若干个端口用于连接雷达收发机。

射频信号产生模块包括按信号传输路径依次相连的PLL频率源、调制开关、第一放大器、第一可调谐滤波器和第一数控衰减器，第一数控衰减器的输出端连接雷达收发机测试仪的射频信号输出端口Out1。

射频信号接收模块包括按信号传输路径依次相连的第二可调谐滤波器、混频器以及中频滤波器，第二可调谐滤波器的输入端连接雷达收发机测试仪的射频信号输入端口In1。PLL频率源还连接混频器。

继电器模块包括第一继电器组以及第二继电器组，第一继电器组的输入端连接雷达收发机测试仪的波形测试信号输入端口In2。第二继电器组的输入端连接雷达收发机测试仪的电压测试输入端口In3。

采样前端模块包括第二放大器、第二数控衰减器、第三放大器、第三数控衰减器、阻抗匹配电路、运放跟随电路以及电平转换电路。第二放大器的输入端连接中频滤波器的输出端、输出端连接第二数控衰减器的输入端。第三放大器的输入端连接雷达收发机测试仪的中频信号输入端口In4、输出端连接第三数控衰减器的输入端。阻抗匹配电路的输入端连接第一继电器组的输出端、输出端连接运放跟随电路的输入端。电平转换电路的输入端连接第二继电器组的输出端。

在本申请中，第一继电器组包括第一继电器组A和第一继电器组B，阻抗匹配电路包括阻抗匹配电路A和阻抗匹配电路B，运放跟随电路包括运放跟随电路A和运放跟随电路B。第一继电器组A、阻抗匹配电路A和运放跟随电路A依次相连，第一继电器组B、阻抗匹配电路B和运放跟随电路B依次相连，第一继电器组A的输入端和第一继电器组B的输入端均连接波形测试信号输入端口In2。

采样处理模块包括AD采样电路和FPGA，AD采样电路的输入端分别连接第二数控衰减器的输出端、第三数控衰减器的输出端、运放跟随电路的输出端以及电平转换电路的输出端，AD采样电路的输出端连接FPGA。在本申请中，AD采样电路包括四通道AD芯片和高精度AD芯片，四通道AD芯片的的输入端分别连接第二数控衰减器的输出端、第三数控衰减器的输出端和运放跟随电路的输出端，高精度AD芯片的输入端连接电平转换电路的输出端，四通道AD芯片和高精度AD芯片的输出端均连接FPGA。当运放跟随电路包括运放跟随电路A和运放跟随电路B时，第二数控衰减器的输出端、第三数控衰减器、运放跟随电路A和运放跟随电路B分别连接四通道AD芯片的一个通道。

FPGA连接嵌入式NUC计算机，FPGA的输出端还连接调制开关和PLL频率源。嵌入式NUC计算机还连接并控制PLL频率源。嵌入式NUC计算机连接人机交互模组，本申请中的人机交互模组包括显示器和操作按钮。

嵌入式NUC计算机还连接接口转换模块，接口转换模块连接雷达收发机测试仪的LVDS收发端口和TLL收发端口。本申请中的接口转换模块包括CPLD芯片。

电源模块包括内部供电电路和外部供电电路，内部供电电路和外部供电电路的输入端均连接雷达收发机测试仪的电源端口VCC-IN。内部供电电路的输出端连接其他各个模块进行供电，图中未详细示出内部供电电路与其他各个模块之间的连接关系。外部供电电路的输出端连接雷达收发机测试仪的被测件供电端口VCC-OUT。

本申请中的阻抗匹配电路、运放跟随电路、电平转换电路均可以采用常规电路结构实现，内部供电电路和外部供电电路均采用数控电源实现，本申请不再详细介绍各部分的具体电路结构，其余各部分器件都可以采用市售芯片或模组实现，本申请采用的型号为：

(1)PLL频率源：LMX2595；

(2)调制开关：RF-SW1R0618L9；

(3)第一放大器、第二放大器和第三放大器：ZX60-183A-S+；

(4)第一可调谐滤波器和第二可调谐滤波器：86801YIG的调谐带通滤波器；

(5)第一数控衰减器、第二数控衰减器和第三数控衰减器：RF-ATT0618S75；

(6)混频器：MM1-0222HS；

(7)中频滤波器：QJ-BP型中频滤波器；

(8)第一继电器组和第二继电器组：SRD-12VDC-SL-C；

(9)运放跟随电路：基于LM2904的运算放大器；

(10)四通道AD芯片：LM97600；

(11)高精度AD芯片：ADS1263；

(12)FPGA：XCZU27DR-2FFVE1156；

(13)CPLD：5M2210ZF324C5N。

本申请公开的雷达收发机测试仪可以替代雷达生产测试过程中射频信号源、微波功率计、示波器、万用表、逻辑信号产生器、逻辑分析仪、供电电源等七台仪器的功能。基于本申请公开的雷达收发机测试仪的电路结构可以实现对雷达收发机的如下几项功能：

1、射频信号激励功能(替代射频信号源)：

射频信号产生模块的PLL频率源产生射频信号，送入调制开关中，调制开关对该射频信号进行脉冲调制，产生射频脉冲信号，射频脉冲信号进入第一放大器和第一可调谐滤波器进行信号的放大和滤波，然后进入第一数控衰减器进行信号的功率控制，最后通过射频信号输出端口Out1输出至雷达收发机的输入端口实现对雷达收发机的射频信号激励功能。

2、射频信号功率测试功能(替代微波功率计)：

待测试信号通过射频信号输入端口In1进入该雷达收发机测试仪的射频信号接收模块，由该模块中的第二可调谐滤波器进行滤波后进入该模块的混频器使测试信号变换为中频，然后进入中频滤波器，将镜像频率部分滤除。该中频信号被送入采样前端模块中的第二放大器进行放大和衰减，主要目的是进行幅度调整，使幅度进入后续AD采样的最佳区间。然后信号进入采样处理模块的四通道宽带AD芯片进行采样。采样后的数字信号进入采样处理模块的FPGA芯片中。FPGA芯片内部的数字下变频(DDC)，将数字中频信号转换为数字基带信号。FPGA对数字基带信号进行求模运算，得到数字基带信号的幅度值。该幅度值与信号的功率值存在线性关系，其线性系数可以通过校准测试获得。从而根据基带信号的幅度值，计算出待测试信号的功率值，实现信号功率测试的功能。

3、射频信号频谱测试功能(替代频谱仪)：

待测试信号通过射频信号输入端口In1进入该雷达收发机测试仪的射频信号接收模块，由该模块中的第二可调谐滤波器进行滤波后进入该模块的混频器，使测试信号变换为中频，然后进入中频滤波器，将镜像频率部分滤除。该中频信号被送入采样前端模块中的第二放大器进行放大和衰减，主要目的是进行幅度调整，使幅度进入后续AD采样的最佳区间。然后信号进入采样处理模块的四通道宽带AD芯片进行采样。采样后的数字信号进入采样处理模块的FPGA芯片中。FPGA芯片内部的数字下变频(DDC)，将数字中频信号转换为数字基带信号。FPGA对数字基带信号进行傅里叶变换(FFT)，将数字基带时域信号转换为频谱。FPGA对频谱进行分析，频谱中最大值的横坐标为信号的频率。频谱中最大值和次极大值之间的幅度差为信号的杂散。频谱中紧邻最大值周围的信号功率平均值为相噪。频谱中在最大值和其一半值之间的连续部分为信号带宽。

4、射频信号时域波形测试功能(替代示波器)：

待测试信号通过射频信号输入端口In1进入该雷达收发机测试仪的射频信号接收模块，由该模块中的第二可调谐滤波器进行滤波后进入该模块的混频器，使测试信号变换为中频，然后进入中频滤波器，将镜像频率部分滤除。该中频信号被送入采样前端模块的第二放大器进行放大和衰减，主要目的是进行幅度调整，使幅度进入后续AD采样的最佳区间。然后信号进入采样处理模块的四通道宽带AD芯片进行采样。采样后的数字信号进入采样处理模块的FPGA芯片中。FPGA芯片内部的数字下变频(DDC)，将数字中频信号转换为数字基带信号。FPGA对数字基带信号进行求模运算，得到数字基带信号的检波波形。设定一个阈值，该检波波形从阈值下上升到阈值上为上升沿，从阈值上下降到阈值下为下降沿。上升沿到下降沿之间的时间差为脉冲宽度。两个上升沿之间的时间差为周期。

5、接收机灵敏度测试功能：

由射频信号产生模块产生一定功率的射频信号通过射频信号输出端口Out1送入雷达收发机的天线口，然后将雷达收发机的射频信号送入第一继电器组并送入阻抗匹配电路和运放跟随电路，最终将射频信号送至四通道AD芯片进行AD采样，将射频信号转换为数字信号。将该数字信号与某一事先设定的阈值进行比较，如果大于阈值，则射频信号功率进一步下降。直至数字信号幅度低于阈值。则此时射频信号的功率为接收机灵敏度。

6、中频信号频谱测试功能：

待测试中频信号通过中频信号输入端口In4被送入采样前端模块的第三放大器进行放大和衰减，主要目的是进行幅度调整，使幅度进入后续AD采样的最佳区间。然后信号进入采样处理模块的四通道AD芯片进行采样。采样后的数字信号进入采样处理模块的FPGA芯片中。FPGA芯片内部的数字下变频(DDC)，将数字中频信号转换为数字基带信号。FPGA对数字基带信号进行傅里叶变换(FFT)，将数字基带时域信号转换为频谱。FPGA对频谱进行分析，频谱中最大值的横坐标为信号的频率。频谱中最大值和次极大值之间的幅度差为信号的杂散。频谱中紧邻最大值周围的信号功率平均值为相噪。频谱中在最大值和其一半值之间的连续部分为信号带宽。

7、中频信号时域波形测试功能：

待测试的中频信号通过中频信号输入端口In4被送入采样前端模块的第三放大器进行放大和衰减，主要目的是进行幅度调整，使幅度进入后续AD采样的最佳区间。然后信号进入采样处理模块的四通道AD芯片进行采样。采样后的数字信号进入采样处理模块的FPGA芯片中。FPGA芯片内部的数字下变频(DDC)，将数字中频信号转换为数字基带信号。FPGA对数字基带信号进行求模运算，得到数字基带信号的检波波形。设定一个阈值，该检波波形从阈值下上升到阈值上为上升沿，从阈值上下降到阈值下为下降沿。上升沿到下降沿之间的时间差为脉冲宽度。两个上升沿之间的时间差为周期。

8、低频信号时域波形测试功能：

待测试的低频信号通过波形测试信号输入端口In2进入第一继电器组进行选通，然后进入阻抗匹配电路进行阻抗匹配。匹配后，则送至运放跟随电路进行信号的幅度调整和隔离。然后进入四通道AD芯片进行采样得到数字波形。设定一个阈值，该波形从阈值下上升到阈值上为上升沿，从阈值上下降到阈值下为下降沿。上升沿到下降沿之间的时间差为脉冲宽度。两个上升沿之间的时间差为周期。

9、电压测试功能：

待测试的电压信号通过电压测试输入端口In3进入第二继电器组进行选通，然后进入电平转换电路进行电平转换，将电平转换为适合后续高精度AD采样的电平，由高精度AD芯片进行数字采样，并求解电压的电压值。

10、数字信号产生/接收功能：

通过对接口转换模块内部的CPLD进行内部编程则可实现接收转换功能。

11、供电及功耗测试功能：

雷达收发测试仪内部配置有数控电源模块，该数控电源能够按指令产生对应的电源电压通过被测件供电端口VCC-OUT，并可以进行电流测试，从而实现对被测件功耗的测试。

需要说明的是，本申请在介绍上述功能时虽然涉及到了对FPGA等器件的功能配置，但这些都是本领域的常规配置，属于本领域技术人员根据常规技术手段和公知常识可以自行完成的部分，因此本领域请求保护和公开的是该测试仪的集成化电路结构，而并不涉及对计算机程序的改进。

以上的仅是本申请的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。

Claims (6)

1.一种雷达收发机测试仪，其特征在于，所述雷达收发机测试仪包括射频信号产生模块、射频信号接收模块、采样前端模块、采样处理模块、嵌入式NUC计算机、人机交互模组、继电器模块、接口转换模块以及电源模块；

所述射频信号产生模块包括按信号传输路径依次相连的PLL频率源、调制开关、第一放大器、第一可调谐滤波器和第一数控衰减器，所述第一数控衰减器的输出端连接所述雷达收发机测试仪的射频信号输出端口；

所述射频信号接收模块包括按信号传输路径依次相连的第二可调谐滤波器、混频器以及中频滤波器，所述第二可调谐滤波器的输入端连接所述雷达收发机测试仪的射频信号输入端口；所述PLL频率源还连接所述混频器；

所述继电器模块包括第一继电器组以及第二继电器组，所述第一继电器组的输入端连接所述雷达收发机测试仪的波形测试信号输入端口，所述第二继电器组的输入端连接所述雷达收发机测试仪的电压测试输入端口；

所述采样前端模块包括第二放大器、第二数控衰减器、第三放大器、第三数控衰减器、阻抗匹配电路、运放跟随电路以及电平转换电路，所述第二放大器的输入端连接所述中频滤波器的输出端、输出端连接所述第二数控衰减器的输入端；所述第三放大器的输入端连接所述雷达收发机测试仪的中频信号输入端口、输出端连接所述第三数控衰减器的输入端；所述阻抗匹配电路的输入端连接所述第一继电器组的输出端、输出端连接所述运放跟随电路的输入端；所述电平转换电路的输入端连接所述第二继电器组的输出端；

所述采样处理模块包括AD采样电路和FPGA，所述AD采样电路的输入端分别连接所述第二数控衰减器的输出端、所述第三数控衰减器的输出端、所述运放跟随电路的输出端以及所述电平转换电路的输出端，所述AD采样电路的输出端连接所述FPGA；所述FPGA连接所述嵌入式NUC计算机，所述FPGA的输出端还连接所述调制开关和所述PLL频率源，所述嵌入式NUC计算机连接所述人机交互模组，所述嵌入式NUC计算机还连接并控制所述PLL频率源；

所述嵌入式NUC计算机还连接所述接口转换模块，所述接口转换模块连接所述雷达收发机测试仪的LVDS收发端口和TLL收发端口；

所述电源模块包括内部供电电路和外部供电电路，所述内部供电电路和外部供电电路的输入端均连接所述雷达收发机测试仪的电源端口，所述内部供电电路的输出端连接其他各个模块进行供电，所述外部供电电路的输出端连接所述雷达收发机测试仪的被测件供电端口。

2.根据权利要求1所述的雷达收发机测试仪，其特征在于，所述AD采样电路包括四通道AD芯片和高精度AD芯片，所述四通道AD芯片的输入端分别连接所述第二数控衰减器的输出端、所述第三数控衰减器的输出端和所述运放跟随电路的输出端，所述高精度AD芯片的输入端连接所述电平转换电路的输出端，所述四通道AD芯片和高精度AD芯片的输出端均连接所述FPGA。

3.根据权利要求2所述的雷达收发机测试仪，其特征在于，所述四通道AD芯片采用型号为LM97600的芯片实现，所述高精度AD芯片采用型号为ADS1263的芯片实现。

4.根据权利要求1所述的雷达收发机测试仪，其特征在于，所述接口转换模块包括CPLD芯片，所述CPLD芯片的型号为5M2210ZF324C5N。

5.根据权利要求1所述的雷达收发机测试仪，其特征在于，所述第一可调谐滤波器和所述第二可调谐滤波器均为调谐带通滤波器，型号为86801YIG。

6.根据权利要求1-5任一所述的雷达收发机测试仪，其特征在于，所述第一放大器、第二放大器和第三放大器的型号均为ZX60-183A-S+；所述调制开关的型号为RF-SW1R0618L9；所述第一数控衰减器、第二数控衰减器和第三数控衰减器的型号均为RF-ATT0618S75；所述PLL频率源的型号为LMX2595；所述混频器的型号为MM1-0222HS；所述中频滤波器为QJ-BP型中频滤波器；所述FPGA的型号为XCZU27DR-2FFVE1156；所述第一继电器组和第二继电器组的型号均为SRD-12VDC-SL-C；所述运放跟随电路基于型号为LM2904的运算放大器实现。

Images