CN211980174U

CN211980174U - 一种oled面板结构

Info

Publication number: CN211980174U
Application number: CN202020554794.7U
Authority: CN
Inventors: 罗敬凯; 贾浩
Original assignee: Fujian Huajiacai Co Ltd
Current assignee: Fujian Huajiacai Co Ltd
Priority date: 2020-04-15
Filing date: 2020-04-15
Publication date: 2020-11-20
Anticipated expiration: 2030-04-15

Abstract

一种OLED面板结构，包括栅极驱动电路，每一行的栅极驱动电路包括当前级驱动信号输出端，所述当前级驱动信号输出端与当前行像素TFT连接，所述栅极驱动电路的驱动TFT设置在面板内的像素区域，所述栅极驱动电路的驱动TFT设置在OLED发光层的下方。还包括像素TFT，所述像素TFT设置在驱动TFT的左方或右方。上述技术方案通过将栅极驱动电路中的驱动TFT设置在彩色滤光片的下方，能够将GIP电路整合进面板显示区域，变成GIA电路，使得OLED屏幕的边框更窄，显示范围更大。

Description

一种OLED面板结构

技术领域

本实用新型涉及一种面板结构，尤其涉及一种可以合并GIP功能从而减少边框占用的面板设计。

背景技术

目前，显示器在显示区(AA)外围一周有一定宽度的边框，进而影响外观美感以及视觉上会有一种显示面积缩小的感觉，降低用户视觉体验。为了满足显示器在相同尺寸下提高显示区面积的需求，面板设计上在逐渐往窄边框方向发展，并朝着无边框显示装置设计努力。

然而市面上现有显示装置中无边框设计并非真正意义上的无边框设计，其中一种无边框显示装置是通过工业设计将边框设计为黑色，从而在黑屏状态下能够实现边框的隐藏，进而实现无边框，但是，在屏幕点亮时依然会与明显的黑色边框存在。如图1所示，现有显示的面板主要由AA区(Active Area),GIP电路(Gate in panel,阵列栅极驱动电路)，Bonding Area构成；其中面板的宽度为D1,包括AA区的宽度以及左右border的宽度；GIP电路输出的Gate信号送入AA区驱动pixel工作。边框的大小主要由GIP电路决定，这样在一定程度上限制了窄边框设计。

有鉴于此，如何设计一种可以实现真正意义上的无边框的显示装置，是业内相关技术人员亟待解决的一项课题。

发明内容

因此，需要提供一种新的能够缩小边框的面板设计，达到增大显示区域面积的技术效果。

为实现上述目的，发明人提供了一种OLED面板结构，其特征在于，包括栅极驱动电路，每一行的栅极驱动电路包括当前级驱动信号输出端，所述当前级驱动信号输出端与当前行像素TFT连接，所述栅极驱动电路的驱动TFT 设置在面板内的像素区域，所述栅极驱动电路的驱动TFT设置在OLED发光层的下方；还包括像素TFT，所述像素TFT设置在驱动TFT的左方或右方。

具体地，所述栅极驱动电路包括若干驱动TFT，每一行的栅极驱动电路的驱动TFT设置在当前行的前n列的像素的像素区域中，n∈[m/2,m]，m为每一行的栅极驱动电路的TFT数量。

区别于现有技术，上述技术方案通过将栅极驱动电路中的驱动TFT设置在OLED发光层的下方，能够将GIP电路整合进面板显示区域，变成GIA(GIP In AA区)电路，使得LCD屏幕的边框更窄，显示范围更大。

附图说明

图1为背景技术所述的显示面板示意图；

图2为具体实施方式所述的显示面板驱动电路示意图；

图3为具体实施方式所述的LCD面板截面示意图；

图4为具体实施方式一实施例所述的驱动TFT排列示意图；

图5为具体实施方式一实施例所述的驱动TFT排列示意图；

图6为具体实施方式一实施例所述的驱动TFT排列示意图；

图7为具体实施方式一实施例所述的驱动TFT排列示意图。

附图标记说明

1.基板玻璃；2.绝缘层；3.门极(Gate)；4.A-si/IGZO；5.像素电极；6. 平坦层；7.LC液晶；8.PI配向膜；9.公共电极；10.保护膜；11.漏极；12. 黑色矩阵BM；13.源极；14.框胶；15.驱动TFT；16.像素TFT。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

在参阅了图1之后，我们的发明人提出一种构思，可以将GIP电路中的 TFT整合或设置到像素区，例如将驱动TFT整合至像素区的发光功能单元的下方。又或者将驱动TFT与像素中的TFT同层设置，同时制作驱动TFT及像素 TFT，再根据实际情况排线就可以达到整合驱动电路与像素电路的效果

如图2所示，展示了现有设计中的LCD显示驱动电路由7T2C GIP驱动电路和像素电路1T2C组成，则图中的左框为面板的边框区域，右框则为面板的显示区AA的一部分。从图1中我们可以知道，面板主要由AA显示区，GIA电路，以及Bonding区域组成；其中GIA(GIP InAA区)电路是将原有7T2C GIP 驱动电路中的TFT及电容放入像素内，并产生相应的Gate输出信号作为1T2C 像素电路的扫面信号线，进而驱动像素电路。由于去掉了含有GIP电路的边框，其面板的宽度D2只包括AA显示区的宽度，相比图1中传统面板的宽度 D1要小很多。(下述若有称GIA电路即GIP in AA区)。

针对于此，我们提出一种面板结构，包括栅极驱动电路，每一行的栅极驱动电路包括当前级驱动信号输出端，所述当前级驱动信号输出端与当前行像素TFT连接，所述栅极驱动电路的驱动TFT设置在面板内的像素区域，所述栅极驱动电路的驱动TFT设置在彩色滤光片CF的下方。通过这样设计，使得像素区域的电路能够整合驱动电路的功能，驱动电路不再占用边框的面积，从而达到缩小边框的技术效果。而进一步地，像素区域都设置有像素TFT，为了不增加整个面板的厚度，我们可以将像素TFT与驱动TFT在同一层上制作，则在如图3所示的实施例中，在该截面展示的设置中，所述驱动TFT与像素 TFT分列左方或右方。

具体到如何将驱动电路整合进像素区域的问题，我们以栅极驱动电路包括7个驱动TFT的7T2C的驱动电路为例，每一行的栅极驱动电路的驱动TFT 设置在当前行的前n列的像素的像素区域中，n∈[m/2,m]且为整数，m为每一行的栅极驱动电路的TFT数量。在m为7的情况下，n可以为4、5、6、7，也就是说在像素区域的左起前几个像素单元中，在图案化TFT时，每个像素单元多集成1-2个驱动TFT，使得驱动TFT均能够设置在AA区域的彩色滤光片之下，同时不会过分占用像素TFT的位置，随之而来的问题是像素区域的前几列的制程或图案化需要单独印刷。

在图4所示的实施例中，我们可以看到，T1和T7设置在第一像素单元格中(即位于第一像素单元格彩色滤光片的下方，下同)。T2和T3设计在第二像素单元格中，T4和T5设计在第三像素单元格中，T6设计在第四像素单元格中。其中的走线根据实际情况进行绘制，例如可以为，所述T1的栅极与上一级驱动信号连接，源极与VGH连接，所述T1的漏极与T7的源极连接，T1 的漏极还与T2的栅极、T3的源极和T4的栅极连接；所述T7的栅极与下一级驱动信号连接；所述T2的源极与T3的栅极连接，还通过电容C1与第一时钟信号连接，所述T3的栅极还与T5的栅极连接，所述T4的源极与第一时钟信号连接，T4的栅极通过电容C2与T4的漏极连接，T4的漏极还与T5的源极和T6的源极连接，所述T6的栅极与第二时钟信号连接，所述T2的漏极、T3 的漏极、T5的漏极、T6的漏极、T7的漏极与VGL连接。T4的漏极还与当前级信号输出端连接。

在图5所示的实施例中，我们可以看到，T1和T7设置在第一像素单元格中，T2和T3设置在第二像素单元格中，T5设置在第三像素单元格中，T4设置在第四像素单元格中，T6设置在第五像素单元格中。在图6所示的实施例中，T1设置在在第一像素单元格中，T7设置在第二像素单元格中，T2设置在第三像素单元格中，T3设置在第四像素单元格中，T4和T5设置在第五像素单元格中，T6设置在第六像素单元格中。在图7所示的实施例中，T1设置在在第一像素单元格中，T7设置在第二像素单元格中，T2设置在第三像素单元格中，T3设置在第四像素单元格中，T4设置在第五像素单元格中，T5设置在第六像素单元格中，T6设置在第七像素单元格中。上述设置方案中走线可以根据实际需要进行排布。

可见，当像素驱动电路的TFT数m＝7的时候，设置在当前行的前4-7列的像素的像素区域中，都是可行的，都能够达到缩小面板的技术效果。

在其他类型的面板中，如AMOLED或OLED面板之中，也可以进行相同的设置，所述栅极驱动电路的驱动TFT设置在面板内的像素区域，具体为，一种OLED面板结构，包括栅极驱动电路，每一行的栅极驱动电路包括当前级驱动信号输出端，所述当前级驱动信号输出端与当前行像素TFT连接，所述栅极驱动电路的驱动TFT设置在面板内的像素区域，所述栅极驱动电路的驱动TFT设置在发光层的下方(图中未示出)。我们同样可以将像素TFT设置在驱动TFT的左方或右方，当然这也是如图3所示的截面图中的左方或右方，即表明了像素TFT和驱动TFT处于同一水平位置。这样可以将像素TFT与驱动 TFT在同一层遮罩上制作，从而还能够使得制程工艺的成本得到控制。

在OLED面板相关的TFT设计中，我们同样可以将T1和T7设置在第一像素单元格中(即位于第一像素单元格发光层的下方，下同)。T2和T3设计在第二像素单元格中，T4和T5设计在第三像素单元格中，T6设计在第四像素单元格中。其中的走线根据实际情况进行绘制，例如可以为，所述T1的栅极与上一级驱动信号连接，源极与VGH连接，所述T1的漏极与T7的源极连接， T1的漏极还与T2的栅极、T3的源极和T4的栅极连接；所述T7的栅极与下一级驱动信号连接；所述T2的源极与T3的栅极连接，还通过电容C1与第一时钟信号连接，所述T3的栅极还与T5的栅极连接，所述T4的源极与第一时钟信号连接，T4的栅极通过电容C2与T4的漏极连接，T4的漏极还与T5的源极和T6的源极连接，所述T6的栅极与第二时钟信号连接，所述T2的漏极、 T3的漏极、T5的漏极、T6的漏极、T7的漏极与VGL连接。T4的漏极还与当前级信号输出端连接。

其他一些进一步的实施例中，同样也可以参照图5至7的设置，将1至2 个驱动TFT设置在同一像素单元格中，最终达到每一行的栅极驱动电路的驱动TFT设置在当前行的前n列的像素的像素区域中，n∈[m/2,m]且为整数，m 为每一行的栅极驱动电路的TFT数量。通过上述方案能够很好地整合驱动TFT，同时对面板的正常发光功能没有影响，最终同样地达到了减少边框面积占用的技术效果。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本实用新型的专利保护范围。因此，基于本实用新型的创新理念，对本文所述实施例进行的变更和修改，或利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本实用新型的专利保护范围之内。

Claims

1.一种OLED面板结构，其特征在于，包括栅极驱动电路，每一行的栅极驱动电路包括当前级驱动信号输出端，所述当前级驱动信号输出端与当前行像素TFT连接，所述栅极驱动电路的驱动TFT设置在面板内的像素区域，所述栅极驱动电路的驱动TFT设置在OLED发光层的下方；还包括像素TFT，所述像素TFT设置在驱动TFT的左方或右方。

2.根据权利要求1所述的OLED面板结构，其特征在于，所述栅极驱动电路包括若干驱动TFT，每一行的栅极驱动电路的驱动TFT设置在当前行的前n列的像素的像素区域中，n∈[m/2,m]，m为每一行的栅极驱动电路的TFT数量。