CN211878457U - 一种基于fpga的扫频时间测量控制电路 - Google Patents
一种基于fpga的扫频时间测量控制电路 Download PDFInfo
- Publication number
- CN211878457U CN211878457U CN202021060820.7U CN202021060820U CN211878457U CN 211878457 U CN211878457 U CN 211878457U CN 202021060820 U CN202021060820 U CN 202021060820U CN 211878457 U CN211878457 U CN 211878457U
- Authority
- CN
- China
- Prior art keywords
- fpga
- control circuit
- frequency
- module
- measurement control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
本实用新型公开了一种基于FPGA的扫频时间测量控制电路，涉及信号扫频时间检测技术领域，包括阻抗匹配模块、FPGA测量控制电路与上位机，所述阻抗匹配模块与所述FPGA测量控制电路连接，用于将被测方波信号的电压转换至FPGA测量控制电路许可的电压范围，所述FPGA测量控制电路与上位机通信连接，用于将数据发送到上位机进行显示和分析；所述FPGA测量控制电路包括PLL时钟产生模块、瞬时频率及时间间隔检测模块、十六进制转十进制模块与串口发送模块，本实用新型能够实时检测和显示扫频时间测量结果，具有测量稳定及测量精度高的优点。
Description
技术领域
本实用新型涉及信号扫频时间检测技术领域，具体为一种基于FPGA的扫频时间测量控制电路。
背景技术
随着国民经济的高速发展，时间频率相关技术已广泛应用于通信、仪表和自动控制系统等众多领域，与生产生活密切相关，在民用、工业、军事、航空航天等多个领域发挥着重要作用。在电子仪表及工业领域，变频信号十分常见，如正弦波信号和方波信号等，这种周期信号可以作为基准信号广泛应用于转速测量、距离测量、通信系统或者时间频率相关的电路。用于产生变频信号的仪器有扫频信号发生器和函数信号发生器等装置，这些装置产生的信号幅度恒定、频率可在限定范围内作线性变化，对于研究转速、加速度、时基稳定度等参数的检测校准技术有重要意义。目前国内学者对扫频信号发生器开展了相关研究，已通过应用FPGA控制技术实现了扫频信号的输出。此外，在汽车检测或电机检测领域，变频信号与转速密切相关，对瞬时速度、转速等参数的检测往往需要通过传感器将被测信号转换成方波信号进行检测，而信号频率变化之间的时间间隔，即扫频时间，则反应了汽车、发动机或电机的加速或减速性能。目前已有许多学者开展了汽车性能检测技术研究，这些研究主要是关于汽车底盘测功机检测技术。近年来，已有学者开展扫频时间检测技术研究，尤其是在汽车性能检测领域。虽然国内开展了大量关于扫频信号发生器、汽车底盘测功机的研究，可是关于扫频时间检测技术的研究还较少，由于变频信号应用广泛，开展扫频时间检测技术研究具有重要的应用价值。
实用新型内容
本实用新型的目的在于克服现有技术的不足，提供一种基于FPGA的扫频时间测量控制电路。
本实用新型的目的是通过以下技术方案来实现的：
一种基于FPGA的扫频时间测量控制电路，包括阻抗匹配模块、FPGA测量控制电路与上位机，所述阻抗匹配模块与所述FPGA测量控制电路连接，用于将被测方波信号的电压转换至FPGA测量控制电路许可的电压范围，所述FPGA测量控制电路与上位机通信连接，用于将数据发送到上位机进行显示和分析；
所述FPGA测量控制电路包括PLL时钟产生模块、瞬时频率及时间间隔检测模块、十六进制转十进制模块与串口发送模块，所述PLL时钟产生模块与所述瞬时频率及时间间隔检测模块、十六进制转十进制模块、串口发送模块连接，用于提供不同频率的时钟驱动；
所述十六进制转十进制模块与所述瞬时频率及时间间隔检测模块连接，用于将数据转换为十进制数
所述十六进制转十进制模块与所述串口发送模块连接，所述串口发送模块与所述上位机连接，将转换后的十进制数据发送到上位机进行显示和分析。
通过采用上述技术方案，扫频时间检测装置通过阻抗匹配模块将被测方波扫频信号的电压转换至FPGA测量控制电路许可的电压范围5V以内，由FPGA测量控制电路采用扫频时间检测算法实时对扫频信号进行处理和计算，设被测信号的频率从高到低变化，当被测信号的瞬时频率小于等于设定的频率起始点的数值时开始计时，当被测信号的瞬时频率小于设定的频率终止点的数值时结束计时，从而可以计算出扫频信号从高频变化到低频所经历的时间间隔，即扫频时间，然后通过十六进制转十进制模块与串口发送模块将数据传输到上位机进行显示和分析。
优选的，所述PLL时钟产生模块包括5MHz、50MHz和100MHz共3种工作时钟。
优选的，所述瞬时频率及时间间隔检测模块采用100MHz工作时钟对被测方波信号进行实时频率检测。
通过采用上述技术方案，由于FPGA测量电路采用100MHz时钟对被测信号进行实时分析计算，每隔10ns对信号进行一次边沿检测，提高了测量系统的精度。
优选的，所述十六进制转十进制模块采用5MHz时钟驱动。
通过采用上述技术方案，由于数据进制转换过程中耗时较多，需要较低的时钟频率，因此采用PLL提供的5MHz时钟驱动。
优选的，串口发送模块采用50MHz时钟进行驱动。
通过采用上述技术方案，串口发送模块采用PLL产生的50MHz时钟进行驱动，并在模块内部进行降频处理得到串口发送需要的低频时钟信号，实现数据的发送功能。
优选的，所述FPGA测量控制电路的芯片的型号为EP4CE10F17C8，所述芯片包括SRAM存储器，用于存储各种数据。
优选的，所述芯片通过主动串行方式串行配置芯片W25Q16。
通过采用上述技术方案，为了保障FPGA测量控制电路的正常运行，避免FPGA电路中的指令代码因掉电而丢失的情况，在系统上电后，通过主动串行方式(AS)，由FPGA主动输出控制和同步信号给专用的串行配置芯片W25Q16，在串行配置芯片收到命令后，再把配置数据加载到FPGA电路的SRAM中，然后FPGA测量电路才能正常的工作。
优选的，所述FPGA测量控制电路与所述被测方波信号连接端子处设有分压电阻。
通过采用上述技术方案，限制被测信号的最高电压，从而实现对被测方波信号的扫频时间检测功能。
优选的，所述串口发送模块与所述上位机之间设置有串口转USB芯片CH340G。
通过采用上述技术方案，由于被测方波信号的扫频时间参数在FPGA测量控制电路中是以48位二进制数的型式进行运算和处理的，为了便于上位机进行显示和处理，将扫频时间参数转换成十进制数据后，系统采用串口转USB芯片CH340G实现FPGA测量控制电路与上位机的数据传输功能。CH340G芯片是一种支持5V或3.3V供电的USB总线转接芯片，能够实现USB转串口协议，支持通讯波特率50bps～2Mbps，可以通过一根普通的USB数据线与上位机进行数据传输。
本实用新型的有益效果是：
通过设置阻抗匹配模块、FPGA测量控制电路与上位机，FPGA测量控制电路包括PLL时钟产生模块、瞬时频率及时间间隔检测模块、十六进制转十进制模块与串口发送模块，PLL时钟产生模块包括5MHz、50MHz和100MHz共3种工作时钟，瞬时频率及时间间隔检测模块采用100MHz工作时钟对被测方波信号进行实时频率检测，所述芯片通过主动串行方式串行配置芯片W25Q16，所述FPGA测量控制电路与所述被测方波信号连接端子处设有分压电阻，所述串口发送模块与所述上位机之间设置有串口转USB芯片CH340G，实现了对被测方波信号扫频时间的自动检测，能够实时检测和显示扫频时间测量结果，具有测量稳定及测量精度高的优点。
附图说明
图1为本实用新型的扫频时间检测装置原理图；
图2为本实用新型的FPGA测量电路的功能模块构成图；
图3为本实用新型的主动串行方式配置电路的原理图；
图4为本实用新型CH340G与FPGA控制芯片的连接示意图；
图5为本实用新型的扫频信号示意图。
具体实施方式
下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
如图1所示，一种基于FPGA的扫频时间测量控制电路，包括扫频时间检测装置，扫频时间检测装置包括阻抗匹配模块、FPGA测量控制电路与上位机，所述阻抗匹配模块与所述FPGA测量控制电路连接，用于将被测方波信号的电压转换至FPGA测量控制电路许可的电压范围，所述FPGA测量控制电路与上位机通信连接，用于将数据发送到上位机进行显示和分析；
所述FPGA测量控制电路包括PLL时钟产生模块、瞬时频率及时间间隔检测模块、十六进制转十进制模块与串口发送模块，所述PLL时钟产生模块与所述瞬时频率及时间间隔检测模块、十六进制转十进制模块、串口发送模块连接，用于提供不同频率的时钟驱动；
所述十六进制转十进制模块与所述瞬时频率及时间间隔检测模块连接，用于将数据转换为十进制数
所述十六进制转十进制模块与所述串口发送模块连接，所述串口发送模块与所述上位机连接，将转换后的十进制数据发送到上位机进行显示和分析。
需要说明的是，所述PLL时钟产生模块包括5MHz、50MHz和100MHz共3种工作时钟。
其中，所述瞬时频率及时间间隔检测模块采用100MHz工作时钟对被测方波信号进行实时频率检测，所述十六进制转十进制模块采用5MHz时钟驱动，串口发送模块采用50MHz时钟进行驱动。
需要说明的是，所述FPGA测量控制电路的芯片的型号为EP4CE10F17C8，所述芯片包括SRAM存储器，用于存储各种数据。
另外，所述芯片通过主动串行方式串行配置芯片W25Q16。
需要说明的是，所述FPGA测量控制电路与所述被测方波信号连接端子处设有分压电阻。
需要说明的是，所述串口发送模块与所述上位机之间设置有串口转USB芯片CH340G。
如图1所示，测仪器或光电编码器产生的变频信号经过同轴信号线与扫频时间检测装置相连接，扫频时间检测装置通过阻抗匹配模块将被测方波扫频信号的电压转换至FPGA测量控制电路许可的电压范围5V以内，由FPGA测量控制电路采用扫频时间检测算法实时对扫频信号进行处理和计算，设被测信号的频率从高到低变化，当被测信号的瞬时频率小于等于设定的频率起始点的数值时开始计时，当被测信号的瞬时频率小于设定的频率终止点的数值时结束计时，从而可以计算出扫频信号从高频变化到低频所经历的时间间隔，即扫频时间。
图2中FPGA测量控制电路是由PLL时钟产生模块、瞬时频率及时间间隔检测模块、十六进制转十进制模块以及串口发送模块构成，如图2所示，系统采用外部50MHz晶振驱动PLL时钟产生模块，而PLL时钟产生模块为FPGA测量控制电路提供5MHz、50MHz和100MHz共3种工作时钟。瞬时频率及时间间隔检测模块采用100MHz工作时钟对被测方波信号进行实时频率检测，采用扫频时间检测算法对每一个连续的方波信号的上升边沿进行实时分析，如果被测信号频率达到设置的起始频率则启动计数器进行计时，当被测信号的瞬时频率达到设置的终止频率则停止计时，从而可以得到起始频率和终止频率之间的精确的时间间隔，实现对变频信号进行自动扫频时间检测功能，由于FPGA测量电路采用100MHz时钟对被测信号进行实时分析计算，每隔10ns对信号进行一次边沿检测，提高了测量系统的精度。由于FPGA测量电路测量扫频时间间隔的计数器采用48位的二进制计数器，为了便于输出显示还需要将数据转换为十进制数，系统设计了十六进制转十进制模块实现进制之间的转换功能，由于数据进制转换过程中耗时较多，需要较低的时钟频率，因此采用PLL提供的5MHz时钟驱动。最后通过串口发送模块将转换后的十进制数据发送到上位机进行显示和分析。串口发送模块采用PLL产生的50MHz时钟进行驱动，并在模块内部进行降频处理得到串口发送需要的低频时钟信号，实现数据的发送功能。
扫频时间检测装置采用Cyclone IV E系列EP4CE10F17C8控制芯片，该芯片具有功耗低和性价比高的优点，在仪器仪表类产品及工业控制产品中有重要的应用前景。该芯片中的M9K存储器模块具有9Kbit的嵌入式SRAM存储器，能够满足本项目系统运行过程中进行各种数据存储的需求。此外，通过使用芯片中的乘法器，便于实现更加高效的并行结构的扫频时间检测算法。除了核心架构资源，该芯片还拥有2个PLL时钟管理单元和多个系统IO，便于对本项目系统电路时钟的管理。为了保障FPGA测量控制电路的正常运行，避免FPGA电路中的指令代码因掉电而丢失的情况，在系统上电后，通过主动串行方式(AS)，由FPGA主动输出控制和同步信号给专用的串行配置芯片W25Q16，在串行配置芯片收到命令后，再把配置数据加载到FPGA电路的SRAM中，然后FPGA测量电路才能正常的工作，图3所示为FPGA主动串行方式配置电路的原理图。扫频时间检测装置在FPGA测量控制电路与被测方波信号连接端子处设有分压电阻，以限制被测信号的最高电压，从而实现对被测方波信号的扫频时间检测功能。
由于被测方波信号的扫频时间参数在FPGA测量控制电路中是以48位二进制数的型式进行运算和处理的，为了便于上位机进行显示和处理，将扫频时间参数转换成十进制数据后，系统采用串口转USB芯片CH340G实现FPGA测量控制电路与上位机的数据传输功能。CH340G芯片是一种支持5V或3.3V供电的USB总线转接芯片，能够实现USB转串口协议，支持通讯波特率50bps～2Mbps，可以通过一根普通的USB数据线与上位机进行数据传输。串口转USB芯片CH340G与FPGA控制芯片的连接示意图如图4所示。
需要说明的是，本申请通过实验与示波器测量进行了对比，具体内容如下：
本文采用Keysight 33600A系列函数信号发生器来模拟频率线性变化的扫频信号，然后通过扫频时间检测装置和Tektronix MSO64混合信号示波器对该扫频信号进行同时测量，并对扫频时间测量结果进行比较和分析。首先通过函数信号发生器产生频率从70kHz线性变化到10kHz的扫频信号，扫频时间分别设置为10s和20s，那么信号频率从50kHz线性变化到20kHz需要的时间则分别为5s和10s。图5显示了函数信号发生器产生的频率从70kHz线性变化到10kHz的扫频信号截图。
本文采用混合信号示波器和扫频时间检测装置对频率从70kHz线性降至10kHz的变频信号进行扫频时间测量，设置扫频时间测量的起始频率和终止频率分别为50kHz和20kHz，对该信号进行三次扫频时间测量的平均值如表1所示。
表1起止频率设为50kHz和20kHz的扫频信号的测量结果
通过比较可知，采用扫频时间检测装置和采用示波器测量方法都能得到准确的扫频时间参数，其测量结果非常接近，测量误差小于1ms。可是，采用示波器测量方法需要将扫频信号进行连续存储，然后将存储的信号数据在计算机中通过MATLAB软件采用类似的扫频时间检测算法进行分析计算，数据处理量较大。由于实验中使用的示波器的最大存储深度为62.5M样点，因此采样率最高可设为3.125MS/s，而基于FPGA电路的扫频时间检测装置对信号进行分析的速率为100MS/s。可以看出，采用示波器测量方法对扫频信号进行分析的频率远远低于基于FPGA电路的扫频时间检测装置，而且应用高端示波器检测方法来检测扫频时间参数需要对数据进行后处理，检测时间较长，不能实时显示测量结果，而采用基于FPGA电路的扫频时间检测装置能够实现对低频扫频信号扫频时间参数的自动检测。实验中还采用扫频时间检测装置对表1中的扫频时间信号进行11次测量，其测量结果的均方差低至1.5×10-4s，因此，本文提出的一种基于FPGA的扫频时间测量控制电路具有很高的测量精度。
以上所述仅是本实用新型的优选实施方式，应当理解所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。
Claims (9)
1.一种基于FPGA的扫频时间测量控制电路，其特征在于，包括阻抗匹配模块、FPGA测量控制电路与上位机，所述阻抗匹配模块与所述FPGA测量控制电路连接，用于将被测方波信号的电压转换至FPGA测量控制电路许可的电压范围，所述FPGA测量控制电路与上位机通信连接，用于将数据发送到上位机进行显示和分析；
所述FPGA测量控制电路包括PLL时钟产生模块、瞬时频率及时间间隔检测模块、十六进制转十进制模块与串口发送模块，所述PLL时钟产生模块与所述瞬时频率及时间间隔检测模块、十六进制转十进制模块、串口发送模块连接，用于提供不同频率的时钟驱动；
所述十六进制转十进制模块与所述瞬时频率及时间间隔检测模块连接，用于将数据转换为十进制数
所述十六进制转十进制模块与所述串口发送模块连接，所述串口发送模块与所述上位机连接，将转换后的十进制数据发送到上位机进行显示和分析。
2.根据权利要求1所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，所述PLL时钟产生模块包括5MHz、50MHz和100MHz共3种工作时钟。
3.根据权利要求2所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，所述瞬时频率及时间间隔检测模块采用100MHz工作时钟对被测方波信号进行实时频率检测。
4.根据权利要求2所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，所述十六进制转十进制模块采用5MHz时钟驱动。
5.根据权利要求1所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，串口发送模块采用50MHz时钟进行驱动。
6.根据权利要求1所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，所述FPGA测量控制电路的芯片的型号为EP4CE10F17C8，所述芯片包括SRAM存储器，用于存储各种数据。
7.根据权利要求6所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，所述芯片通过主动串行方式串行配置芯片W25Q16。
8.根据权利要求1所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，所述FPGA测量控制电路与所述被测方波信号连接端子处设有分压电阻。
9.根据权利要求1所述的一种基于FPGA的扫频时间测量控制电路，其特征在于，所述串口发送模块与所述上位机之间设置有串口转USB芯片CH340G。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021060820.7U CN211878457U (zh) | 2020-06-10 | 2020-06-10 | 一种基于fpga的扫频时间测量控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021060820.7U CN211878457U (zh) | 2020-06-10 | 2020-06-10 | 一种基于fpga的扫频时间测量控制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211878457U true CN211878457U (zh) | 2020-11-06 |
Family
ID=73235003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021060820.7U Expired - Fee Related CN211878457U (zh) | 2020-06-10 | 2020-06-10 | 一种基于fpga的扫频时间测量控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211878457U (zh) |
-
2020
- 2020-06-10 CN CN202021060820.7U patent/CN211878457U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104808056B (zh) | 一种基于比较器转换的频率特性测试方法与装置 | |
| CN104280638A (zh) | 一种多功能同步测试装置 | |
| CN102680855A (zh) | 一种基于波形复现的电缆故障检测和定位方法 | |
| CN201749316U (zh) | 智能电能表时钟多功能快速测试仪 | |
| CN211878457U (zh) | 一种基于fpga的扫频时间测量控制电路 | |
| CN207181570U (zh) | 一种电子测量集成系统 | |
| CN212364532U (zh) | 快速测量燃料电池阻抗的拓扑结构 | |
| CN101770684A (zh) | 一种用于小卫星地面测试的遥控信号模拟器及遥控信号模拟方法 | |
| CN204988220U (zh) | 一种基于超声波原理的桥梁动挠度测量系统 | |
| CN103592515A (zh) | 通用型相位识别器 | |
| CN202049225U (zh) | 发电机同期智能校验装置 | |
| CN111665708B (zh) | 一种基于fpga电路的扫频时间检测方法 | |
| CN101183045B (zh) | 一种飞机发动机地面起动系统检查仪 | |
| CN201035053Y (zh) | 三相多功能电能表 | |
| CN201804035U (zh) | 动态监测存储型示波器 | |
| CN212622380U (zh) | 一种用于电化学工作站自动量程测量装置 | |
| CN203191546U (zh) | 一种tvlf探水雷达发射机发射信号测量装置 | |
| CN212160060U (zh) | 电能表测试系统 | |
| CN201489104U (zh) | 基于gpib接口的功率检测器自动测试系统 | |
| CN109286448B (zh) | 一种基于usb的标频信号产生系统及方法 | |
| CN2045500U (zh) | 交流发电机组动态参数检测仪 | |
| CN203204073U (zh) | 一种数字式相位差测量仪 | |
| CN202748047U (zh) | 可调频传感器的信号测试装置 | |
| CN203535116U (zh) | 通用型相位识别器 | |
| CN105136075A (zh) | 一种基于超声波原理的桥梁动挠度测量系统及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201106 Termination date: 20210610 |