CN203204073U - 一种数字式相位差测量仪 - Google Patents

Abstract

本实用新型提供一种数字式相位差测量仪，包括信号输入整形模块、FPGA模块、单片机及其附属电路模块、LCD显示模块和电源模块；FPGA模块的信号输入端与信号输入整形模块的输出端信号电连接，FPGA模块的信号输出端与单片机及其附属电路模块的信号输入端电连接；LCD显示模块的信号输入端与单片机及其附属电路模块的显示信号输出端电连接；电源模块为系统提供工作电源；测量仪使用时，信号输入整形模块的2路信号输入端与2路被测电压信号电连接。本实用新型电路结构简洁，稳定性和可靠性好，成本较低，测量精度高，抗干扰能力强，测量使用方便且效果较好。

Description

一种数字式相位差测量仪

技术领域

本实用新型涉及交流电的相位检测装置技术领域，具体涉及一种数字式相位差测量仪。

背景技术

相位差是指两个频率相同的交流电相位的差。相位差的测量在工业自动化、智能控制、通信、电子、地球物理勘探等许多领域有着广泛的应用，如网络模型的辨识、特性测试、故障诊断、电网的功率因素测量、电机攻角测试、介质材料损耗角的确定等，特别是电力系统中电网并网合闸时，要求两电网的电信号的相位相同，因此需要精确测量两列工频信号的相位差。在大学物理实验中利用示波器观察同频率不同相位差的两正弦信号时，看到李萨如图在不停地翻动，其原因是相位差在时刻变化，相位差的大小虽然可以从示波器上作定性观测，但却不能进行定量测量，因此，靠传统的示波器观测等方法测量相位差，误差较大，读数不便。目前，市场上也出现了一些数字式相位差测量仪，但大多电路结构复杂、成本较高且测量精度不够。

实用新型内容

本实用新型的目的是：克服现有技术的不足，提供一种成本较低、测量精度高、稳定性和可靠性好且抗干扰能力强的数字式相位差测量仪。

本实用新型的技术方案是：本实用新型的数字式相位差测量仪，其结构特点是：包括信号输入整形模块、FPGA模块、单片机及其附属电路模块、LCD显示模块和电源模块；

上述的信号输入整形模块设有第一信号输入端、第二信号输入端、第一信号输出端、第二信号输出端和电源端；FPGA模块设有第一信号输入端、第二信号输入端、信号输出端和电源端；单片机及其附属电路模块设有鉴相信号输入端、显示信号输出端和电源端；单片机及其附属电路模块包括单片机及附属于单片机的复位电路和晶振电路；LCD显示模块设有显示信号输入端和电源端；电源模块设有电源输出端；上述的电源端和电源输出端均具有正极和负极；

上述的FPGA模块的第一信号输入端与信号输入整形模块的第一信号输出端电连接；FPGA模块的第二信号输入端与信号输入整形模块的第二信号输出端电连接；单片机及其附属电路模块的鉴相信号输入端与FPGA模块的信号输出端电连接；LCD显示模块的显示信号输入端与单片机及其附属电路模块的显示信号输出端电连接；信号输入整形模块的电源端、FPGA模块的电源端、单片机及其附属电路的电源端、LCD显示模块的电源均与电源模块的电源输出端电连接。

进一步的方案是：上述的信号输入整形模块包括集成芯片U1、电阻R1、电阻R2、电阻R3和电阻R4；集成芯片U1为LM339电压比较器，集成芯片U1具有1号至14号共14个接线脚；

电阻R1的一端即为信号输入整形模块的第一信号输入端；电阻R1的另一端与集成芯片U1的5号接线脚电连接；电阻R2的一端即为信号输入整形模块的第二信号输入端；电阻R2的另一端与集成芯片U1的7号接线脚电连接；集成芯片U1的2号接线脚与电阻R3的一端因共线而具有一个公共接点，该公共接点即为信号输入整形模块的第一信号输出端；集成芯片U1的1号接线脚与电阻R4的一端因共线而具有一个公共接点，该公共接点即为信号输入整形模块的第二信号输出端；集成芯片U1的3号接线脚、电阻R3的另一端和电阻R4的另一端因共线而具有一个公共接点，该公共接点即为信号输入整形模块的电源端正极；集成芯片U1的4号接线脚、6号接线脚和12号接线脚因共线而具有一个公共接点，该公共接点即为信号输入整形模块的电源端负极。

进一步的方案是：上述的单片机及其附属电路模块的单片机为MSP430F149型号的单片机；FPGA模块为型号EP2C8Q208的集成芯片。

本实用新型具有积极的效果：（1）本实用新型的数字式相位差测量仪，电路结构简洁，稳定性和可靠性好，成本较低。（2）本实用新型的数字式相位差测量仪，测量精度高，抗干扰能力强，测量使用方便且效果较好。（3）本实用新型的数字式相位差测量仪，采用相差－时间测量法，利用FPGA进行异或门鉴相和相位差极性判断，与模拟电路实现的PLL相比，具有精度高、稳定性好，频率范围宽，波形失真小等优点。

附图说明

图1为本实用新型的电路结构框图；

图2为图1中的信号输入整形电路模块的电原理图；

图3为图1中的FPGA模块鉴相原理图；

图4为图1中的单片机及其附图电路模块中的单片机的定时器A中断服务子程序的程序流程图；

图5为图1中单片机及其附图电路模块中的单片机的定时器B中断服务子程序的程序流程图。

上述附图中的附图标记如下：

信号输入整形模块1，FPGA模块2，单片机及其附属电路模块3，LCD显示模块4，电源模块5。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

（实施例1）

见图1，本实施例的数字式相位差测量仪，主要由信号输入整形模块1，FPGA模块2，单片机及其附属电路模块3，LCD显示模块4和电源模块5组成。

信号输入整形模块1设有第一信号输入端、第二信号输入端、第一信号输出端、第二信号输出端和电源端；FPGA模块2设有第一信号输入端、第二信号输入端、信号输出端和电源端；单片机及其附属电路模块3设有鉴相信号输入端、显示信号输出端和电源端；LCD显示模块4设有显示信号输入端和电源端；电源模块5设有电源输出端；所述的电源端和电源输出端均具有正极和负极。电源模块5的电源输出端正极输出+5V的电压VCC。

信号输入整形模块1的第一信号输入端和第二信号输入端使用时与需要被测量的两路电压电连接。

FPGA模块2的第一信号输入端与信号输入整形模块1的第一信号输出端电连接；FPGA模块2的第二信号输入端与信号输入整形模块1的第二信号输出端电连接；单片机及其附属电路模块3的鉴相信号输入端与FPGA模块2的信号输出端电连接；LCD显示模块4的显示信号输入端与单片机及其附属电路模块3的显示信号输出端电连接；信号输入整形模块1的电源端、FPGA模块2的电源端、单片机及其附属电路3的电源端、LCD显示模块4的电源均与电源模块5的电源输出端电连接。

见图2，信号输入整形模块1由集成芯片U1、电阻R1、电阻R2、电阻R3和电阻R4组成。本实施例中，集成芯片U1的型号优选LM339。LM339芯片内置有4个独立的电压比较器，本实施例中，使用其中的第一和第二共2个电压比较器。第一电压比较器（对应的接线脚为输出端2脚、反相输入端4脚和正相输入端5脚）和第二两个电压比较器（对应的接线脚为输出端1脚、反相输入端6脚、正相输入端7脚）。电阻R1的一端即为信号输入整形模块1的第一信号输入端；电阻R1的另一端与集成芯片U1的5号接线脚电连接；电阻R2的一端即为信号输入整形模块1的第二信号输入端；电阻R2的另一端与集成芯片U1的7号接线脚电连接；电阻R3的一端与集成芯片U1的2号接线脚因共线具有一个公共接点，该公共接点即为信号输入整形模块1的第一信号输出端；电阻R4的一端与集成芯片U1的1号接线脚因共线而具有一个公共接点，该公共接点即为信号输入整形模块1的第二信号输出端；集成芯片U1的3号接线脚、电阻R3的另一端和电阻R4的另一端因共线而具有一个公共接点，该公共接点即为信号输入整形模块1的电源端正极，其接电源模块5的电源输出端正极，也即VCC；集成芯片U1的4号接线脚、6号接线脚和12号接线脚（GND端）因共线而形一个公共接点，该公共接点即为信号输入整形模块1的电源端负极。

见图3，所谓FPGA，是指现场可编程门。本实施例中，FPGA模块2优选采用型号为EP2C8Q208的集成芯片。该芯片的PIN_146端口作为FPGA模块2的第一信号输入端；该芯片的PIN_144端口作为FPGA模块2的第二信号输入端；该芯片的PIN_116端口和PIN_114端口共同构成FPGA模块2的信号输出端。

单片机及其附属电路模块3包括单片机及附属于单片机的复位电路和晶振电路；本实施例中，单片机优选采用型号为MSP430F149的单片机。

LCD显示模块4的核心器件优选采用型号为LCD12864的液晶显示器。

本实施例的数字式相位差测量仪的工作原理简述如下：

仍见图1并参见图4和图5，本实施例的数字式相位差测量仪以单片机及其附属电路模块3中的MSP430F149单片机为核心，利用其内部定时器A与定时器B的捕获功能，分别实现对相位差和周期的捕获测量，同时利用其自带的12位高精度A/D转换器，实现相位差的极性判断。FPGA模块2作为单片机的一个高性能外设，充分发挥FPGA的高速信号处理能力和复杂数据处理能力。

本实施例的数字式相位差测量仪，通过信号输入整形模块1的第一信号输入端和第二信号输入端输入需要被测量的同频不同相位的2路正弦波电压信号通过整形变成方波后，送入FPGA模块2进行异或门鉴相，得到脉宽为两方波过零时间差的矩形波，再送入单片机测量出相位时间差△t；然后测量其中一个方波的周期T，从而得到两输入信号的周期。通过单片机计算，获得信号的相位差

和频率f。其中，

$f=\frac{1}{T}---\left(2\right)$

两路信号输入FPGA模块2后，同时由内部的D触发器进行极性判断，由MSP430F149单片机的ADC12采集FPGA模块2的输出信号，系统选用1.5V内部参考电压，采集到的电压若为高电平，则极性为正，即信号A超前信号B；若为低电平，则极性为负，即信号A滞后信号B。数据经MSP430F149单片机处理后，通过LCD显示模块4进行液晶显示。

本实施例的数字式相位测量仪的软件程序基于IAR Embedded Workbench开发环境采用C语言编制，采用模块化程序设计方法。测量功能由中断完成，其优点在于使单片机绝大部分时间处于低功耗状态，充分发挥MSP430系列单片机低功耗的优点。单片机的定时器A的中断服务子程序如图4所示，单片机的定时器B的中断服务子程序如图5所示。

本实施例的数字式相位测量仪测量仪采用相差－时间测量法，利用FPGA进行异或门鉴相和相位差极性判断。与模拟电路实现的PLL相比，具有精度高、稳定性好，频率范围宽，波形失真小等优点。通过相位差测量实验，将本实施例的数字式相位差测试仪和数字示波器测量值进行比较分析：

（1）当信号A超前信号B时，相位差极性为正，测量数据如表1所示。

表1

由表1和表2数据可方便地分析看出，本实施例的数字式相位差测量仪的绝对误差≤±2°，相对误差≤±3%，测量精度较高。

以上实施例是对本实用新型的具体实施方式的说明，而非对本实用新型的限制，有关技术领域的技术人员在不脱离本实用新型的精神和范围的情况下，还可以做出各种变换和变化而得到相对应的等同的技术方案，因此所有等同的技术方案均应该归入本实用新型的专利保护范围。

Claims (3)

1.一种数字式相位差测量仪，其特征在于：包括信号输入整形模块（1）、FPGA模块（2）、单片机及其附属电路模块（3）、LCD显示模块（4）和电源模块（5）；

所述的信号输入整形模块（1）设有第一信号输入端、第二信号输入端、第一信号输出端、第二信号输出端和电源端；FPGA模块（2）设有第一信号输入端、第二信号输入端、信号输出端和电源端；单片机及其附属电路模块（3）设有鉴相信号输入端、显示信号输出端和电源端；单片机及其附属电路模块（3）包括单片机及附属于单片机的复位电路和晶振电路；LCD显示模块（4）设有显示信号输入端和电源端；电源模块（5）设有电源输出端；所述的电源端和电源输出端均具有正极和负极；

所述的FPGA模块（2）的第一信号输入端与信号输入整形模块（1）的第一信号输出端电连接；FPGA模块（2）的第二信号输入端与信号输入整形模块（1）的第二信号输出端电连接；单片机及其附属电路模块（3）的鉴相信号输入端与FPGA模块（2）的信号输出端电连接；LCD显示模块（4）的显示信号输入端与单片机及其附属电路模块（3）的显示信号输出端电连接；信号输入整形模块（1）的电源端、FPGA模块（2）的电源端、单片机及其附属电路（3）的电源端、LCD显示模块（4）的电源均与电源模块（5）的电源输出端电连接。

2.根据权利要求1所述的数字式相位差测量仪，其特征在于：所述的信号输入整形模块（1）包括集成芯片U1、电阻R1、电阻R2、电阻R3和电阻R4；集成芯片U1为LM339电压比较器，集成芯片U1具有1号至14号共14个接线脚；

电阻R1的一端即为信号输入整形模块（1）的第一信号输入端；电阻R1的另一端与集成芯片U1的5号接线脚电连接；电阻R2的一端即为信号输入整形模块（1）的第二信号输入端；电阻R2的另一端与集成芯片U1的7号接线脚电连接；集成芯片U1的2号接线脚与电阻R3的一端因共线而具有一个公共接点，该公共接点即为信号输入整形模块（1）的第一信号输出端；集成芯片U1的1号接线脚与电阻R4的一端因共线而具有一个公共接点，该公共接点即为信号输入整形模块（1）的第二信号输出端；集成芯片U1的3号接线脚、电阻R3的另一端和电阻R4的另一端因共线而具有一个公共接点，该公共接点即为信号输入整形模块（1）的电源端正极；集成芯片U1的4号接线脚、6号接线脚和12号接线脚因共线而具有一个公共接点，该公共接点即为信号输入整形模块（1）的电源端负极。

3.根据权利要求2所述的数字式相位差测量仪，其特征在于：所述的单片机及其附属电路模块（3）的单片机为MSP430F149型号的单片机；FPGA模块（2）为型号EP2C8Q208的集成芯片。

Images