CN211698675U

CN211698675U - 时序控制电路

Info

Publication number: CN211698675U
Application number: CN202020726696.7U
Authority: CN
Inventors: 周小峰
Original assignee: Shanghai United Imaging Healthcare Co Ltd
Current assignee: Shanghai United Imaging Healthcare Co Ltd
Priority date: 2020-05-06
Filing date: 2020-05-06
Publication date: 2020-10-16
Anticipated expiration: 2030-05-06

Abstract

本实用新型提供一种时序控制电路，其包括：上电延时模块、参考电压产生模块以及控制时序产生模块；所述上电延时模块的输入端用于与电源输入端连接，所述上电延时模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第一电压；所述参考电压产生模块的输入端用于与所述电源输入端连接，所述参考电压产生模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第二电压；所述控制时序产生模块在所述第一电压和所述第二电压的驱动下输出时序控制信号；其中，所述时序控制电路被配置为，在所述电源输入端上电后，所述参考电压产生模块输出所述第二电压先于所述上电延时模块输出所述第一电压。

Description

时序控制电路

技术领域

本实用新型涉及医疗器械技术领域，特别涉及一种时序控制电路。

背景技术

MRI(核磁共振成像)系统包含各种复杂的电子部件或单板，此类电子部件或单板中电路通常存在多路各不相同的电源电压供电。并且部件或单板需要对多路电源电压的上下电时序进行控制，这样才能在上电后正常工作或者更稳定可靠的工作。例如一些多路电源电压供电的高端处理芯片，有着严格的上下电时序要求，若各路电源电压上下电时序不符合要求，芯片可能会无法正常工作或永久性损坏。

在现有技术中，对部件或单板的多路电源电压上电或下电时序控制解决方案较多，主要有如下几种：

A、使用专用电源时序控制芯片来实现，此类芯片通常为各芯片厂家专用芯片，成本高、可扩展性较差，方案的可替代性差，若遇到芯片停产，必须更改设计进行替代；

B、通过可编程逻辑器件来实现电源时序控制，此类方法成本高，很多没有可编程逻辑器件的部件或单板中，若采用此方案实现，代价太高；

C、通过先上电电源的Pgood(电源输出正常信号)控制后上电电源的使能信号，此种方式不能实现下电控制，同时对于很多无Pgood信号的电源芯片，则无法采用此方案；

D、通过在各路电源模块的电压输出链路上串接开关，如场效应管，通过控制开关打开的先后顺序来控制电源上下电时序，由于开关本身是有内阻的，在通过大电流时，会带来开通损耗，不仅会使电压引来额外的压降，还会给单板带来额外的热量。

E、还有一些实现方案，需要通过提供一路备用电源(区别于主输入电源)来实现电源时序控制电路的优先供电，如此增加了部件或单板的输入电源的数量

然而上述多种方案或多或少都存在着设计复杂、成本高、具有局限性、损耗高或者可靠性低等问题。

实用新型内容

本实用新型的目的在于提供一种时序控制电路，以解决现有技术中的一个或多个问题。

为解决上述技术问题，本实用新型提供一种时序控制电路，其包括：上电延时模块、参考电压产生模块以及控制时序产生模块；

所述上电延时模块的输入端用于与电源输入端连接，所述上电延时模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第一电压；

所述参考电压产生模块的输入端用于与所述电源输入端连接，所述参考电压产生模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第二电压；

所述控制时序产生模块在所述第一电压和所述第二电压的驱动下输出时序控制信号；

其中，所述时序控制电路被配置为，在所述电源输入端上电后，所述参考电压产生模块输出所述第二电压先于所述上电延时模块输出所述第一电压。

可选的，所述时序控制电路还包括下电保持模块，所述下电保持模块用于与电源输入端连接，并用于在所述电源输入端下电后的预定时间内，为所述上电延时模块和所述参考电压产生模块供电。

可选的，所述控制时序产生模块包括至少两个时序产生单元，每个所述时序产生单元的第一输入端与所述参考电压产生模块的输出端连接，每个所述时序产生单元的第二输入端与所述上电延时模块的输出端连接，每个所述时序产生单元的输出端用于输出一个时序控制信号。

可选的，所述时序产生单元包括：第一比较器、第一电阻、第二电阻及第一电容；

所述第一比较器的第一输入端经所述第一电阻与所述上电延时模块的输出端连接，所述第一比较器的第一输入端还经所述第二电阻接地，所述第一电容并联于所述第二电阻的两端；

所述参考电压产生模块的输出端为所述第一比较器供电；

所述第一比较器被配置为，所述第一比较器的第一输入端的电压达到第一阈值时，所述第一比较器的输出端输出第一预定信号。

可选的，所述控制时序产生模块还包括补偿单元，所述补偿单元包括：第二比较器、第三电阻、第四电阻以及与门；

所述第二比较器的第一输入端经所述第三电阻与所述电源输入端连接，所述第二比较器的第一输入端还经所述第四电阻接地；

所述参考电压产生模块的输出端为所述第二比较器供电；

所述第二比较器被配置为，所述第二比较器的第一输入端的电压达到第二阈值时，所述第二比较器的输出端输出第二预定信号；

所述与门的输入端分别与所述第一比较器的输出端和所述第二比较器的输出端连接，所述与门的输出端被配置为输出所述时序控制信号。

可选的，所述时序产生单元还包括：第五电阻和第六电阻，所述第一比较器的第二输入端经所述第五电阻与所述参考电压产生模块的输出端连接，所述第一比较器的第二输入端还经所述第六电阻接地，所述第一阈值由所述第五电阻和所述第六电阻的阻值比确定；和/或，所述补偿单元还包括：第七电阻和第八电阻，所述第二比较器的第二输入端经所述第七电阻与所述参考电压产生模块的输出端连接，所述第二比较器的第二输入端还经所述第八电阻接地，所述第二阈值由所述第七电阻和所述第八电阻的阻值比确定。

可选的，所述时序产生单元还包括：第九电阻和第十电阻，所述第一比较器的输出端经依次布置的所述第九电阻和所述第十电阻接地，所述第一预定信号的电压由所述第九电阻和所述第十电阻的阻值比确定；和/或，所述补偿单元还包括：第十一电阻和第十二电阻，所述第二比较器的输出端经依次布置的所述第十一电阻和所述第十二电阻接地，所述第二预定信号由所述第十一电阻和所述第十二电阻的连接点接出。

可选的，所述参考电压产生模块包括低压差线性稳压器。

可选的，所述上电延时模块包括：第十三电阻、第十四电阻、第二电容及晶体管；

所述晶体管的控制端经所述第十三电阻与所述电源输入端连接，所述晶体管的控制端还经所述第十四电阻接地，所述第二电容并联于所述第十三电阻的两端；所述晶体管的输入端与所述电源输入端连接，所述晶体管的输出端被配置为所述上电延时模块的输出端；所述晶体管被配置为，所述控制端的控制电压或控制电流达到第三阈值时导通，其中所述第三阈值由所述第十三电阻和所述第十四电阻的阻值比确定。

可选的，所述晶体管包括MOS管，所述上电延时模块还包括二极管，所述二极管并联于所述第二电容的两端。

在本实用新型提供的时序控制电路中，所述时序控制电路包括上电延时模块、参考电压产生模块以及控制时序产生模块；所述上电延时模块的输入端用于与电源输入端连接，所述上电延时模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第一电压；所述参考电压产生模块的输入端用于与所述电源输入端连接，所述参考电压产生模块的输出端与所述控制时序产生模块连接，以向所述控制时序产生模块输出第二电压；所述控制时序产生模块在所述第一电压和所述第二电压的驱动下输出时序控制信号；其中，所述时序控制电路被配置为，在所述电源输入端上电后，所述参考电压产生模块输出所述第二电压先于所述上电延时模块输出所述第一电压。如此配置，控制时序产生模块能够在第一电压和第二电压的驱动下输出时序控制信号，只依赖于单一的输入电源，即无需提供备用电源，不增加部件或单板的电源数量。由于第二电压先于第一电压输出，能够确保控制时序产生模块可靠地工作而输出时序控制信号，方案的可靠性高，电路简单、成本低。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本实用新型，而不对本实用新型的范围构成任何限定。其中：

图1是本实用新型一优选实施例提供的时序控制电路的示意框图；

图2是本实用新型一优选实施例提供的上电延时模块与下电保持模块的示意图；

图3是本实用新型一优选实施例提供的参考电压产生模块的示意图；

图4是本实用新型一优选实施例提供的控制时序产生模块的示意图；

图5是本实用新型一优选实施例提供的时序控制电路的时序关系图；

图6是本实用新型一优选实施例提供的时序控制电路的时序关系图，其中PCTL1于下电时未能成功输出；

图7是本实用新型一优选实施例提供的控制时序产生模块的示意图，其中包括补偿单元；

图8是本实用新型一优选实施例提供的时序控制电路的时序关系图，其中经补偿单元的作用，PCTL1于下电时能够成功输出。

附图中：

10-电源输入端；11-下电保持模块；12-上电延时模块；13-参考电压产生模块；14-控制时序产生模块；15-电源转换模块。

具体实施方式

为使本实用新型的目的、优点和特征更加清楚，以下结合附图和具体实施例对本实用新型作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本实用新型实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本说明书中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本说明书中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。

本实用新型提供了一种时序控制电路，以解决现有技术中，时序控制电路设计复杂、成本高、具有局限性、损耗高或者可靠性低等问题中的一个或多个。

以下参考附图进行描述。

请参考图1至图8，其中，图1是本实用新型一优选实施例提供的时序控制电路的示意框图，图2是本实用新型一优选实施例提供的上电延时模块与下电保持模块的示意图，图3是本实用新型一优选实施例提供的参考电压产生模块的示意图，图4是本实用新型一优选实施例提供的控制时序产生模块的示意图，图5是本实用新型一优选实施例提供的时序控制电路的时序关系图，图6是本实用新型一优选实施例提供的时序控制电路的时序关系图，其中PCTL1下电时未能成功输出，图7是本实用新型一优选实施例提供的控制时序产生模块的示意图，其中包括补偿单元，图8是本实用新型一优选实施例提供的时序控制电路的时序关系图，其中经补偿单元的作用，PCTL1下电时能够成功输出。

如图1所示，本实用新型一优选实施例提供一种时序控制电路，其包括：上电延时模块12、参考电压产生模块13以及控制时序产生模块14；所述上电延时模块12的输入端用于与电源输入端10连接，所述上电延时模块12的输出端与所述控制时序产生模块14连接，所述上电延时模块12的输出端用于向所述控制时序产生模块14输出第一电压；所述参考电压产生模块13的输入端用于与所述电源输入端10连接，所述参考电压产生模块13的输出端与所述控制时序产生模块14连接，所述参考电压产生模块13的输出端用于向所述控制时序产生模块14输出第二电压；所述控制时序产生模块14在所述第一电压和所述第二电压的驱动下输出时序控制信号；其中，所述时序控制电路被配置为，在所述电源输入端10上电后，所述参考电压产生模块13输出第二电压先于所述上电延时模块12输出所述第一电压。可选的，控制时序产生模块14的输出端用于与一电源转换模块15连接，控制时序产生模块14所输出的时序控制信号用于控制电源转换模块15，电源转换模块15如可以是低压差线性稳压电源LDO或直流开关电源DC-DC。

如此配置，控制时序产生模块14能够在第一电压和第二电压的驱动下输出时序控制信号，只依赖于单一的输入电源(即电源输入端10)，无需提供备用电源，不增加部件或单板的电源数量。由于第二电压先于第一电压输出，能够确保控制时序产生模块14可靠地工作而输出时序控制信号，方案的可靠性高，电路简单、成本低。

优选的，所述时序控制电路还包括下电保持模块11，所述下电保持模块11用于与电源输入端10(VIN_EXT)连接，并用于在所述电源输入端10下电后的预定时间内，为所述上电延时模块12和所述参考电压产生模块13供电。下电保持模块11主要功能是延长外部主输入电源10下电时间，确保在外部主输入电源10完全下电前使需要时序控制的电源转换模块15完成下电，可选的，下电保持模块11包括至少一个电容，该电容的容值一般较大。请参考图2，在一个示范性的实施例中，下电保持模块11包括电容C1、电容C2和电容C3，该三个电容并联，一端接电源输入端10(VIN_EXT)，另一端接地。实际中，可通过调整总容值来调整下电延迟时间，理论上下电延迟时间Δt1＝k*(C1+C2+C3)/P；其中k为常数，P为下电时部件或单板负载所需的功率。可以理解的，本领域技术人员可根据实际调整电容的数量和容值，以获得合适的下电延迟时间。

请继续参考图2，所述上电延时模块12包括：第十三电阻R1、第十四电阻R2、第二电容C4及晶体管Q1。所述晶体管Q1的控制端经所述第十三电阻R1与所述电源输入端VIN_EXT连接，所述晶体管Q1的控制端还经所述第十四电阻R2接地，所述第二电容C4并联于所述第十三电阻R1的两端；所述晶体管Q1的输入端与所述电源输入端VIN_EXT连接，所述晶体管Q1的输出端被配置为所述上电延时模块12的输出端(其主要用于输出第一电压VIN)；所述晶体管Q1被配置为，所述控制端的控制电压或控制电流达到第三阈值时导通，其中所述第三阈值由所述第十三电阻R1和所述第十四电阻R2的阻值比确定。上电延时模块12的主要功能是使电源输入端VIN_EXT经过延时后再给其它部件或单板进行供电。如此配置，可使参考电压产生模块13优先产生控制时序产生模块14所需的第二电压VREF。第一电压VIN相对于电源输入端VIN_EXT上电的延时时间可以通过R2与C4进行调整，具体的，VIN相对于VIN_EXT的延时时间Δt2＝k*C4*R2，其中k为常数。延时时间Δt2只要能保证控制时序产生模块14正常工作前，第二电压VREF已准备就绪即可。R1与R2的比例则决定了Q1导通的第三阈值。在一个优选的实施例中，所述晶体管Q1包括MOS管，所述上电延时模块还包括二极管D1，所述二极管D1并联于所述第二电容C4的两端。MOS管主要由栅极电压控制导通，此时第三阈值即为该MOS管的导通电压，二极管D1可以是稳压管或TVS管，起到保护MOS管栅源极的作用。当然在其它的实施例中，晶体管Q1还可以包括三极管，其主要由电流控制导通，此时第三阈值即为该三极管的导通电流，本领域技术人员可以根据实际进行适当的变通，本实用新型对此不限。

请参考图3，可选的，所述参考电压产生模块13包括低压差线性稳压器LDO，该低压差线性稳压器LDO的输入端接电源输入端10(VIN_EXT)，另一端则被配置为参考电压产生模块13的输出端，用于输出第二电压VREF。当然实际中，参考电压产生模块13还可以包括其它常用的DC-DC电路，并不局限于低压差线性稳压器LDO。可以理解的，第二电压VREF小于第一电压VIN。

优选的，所述控制时序产生模块14包括至少两个时序产生单元，每个所述时序产生单元的第一输入端与所述参考电压产生模块13的输出端连接，每个所述时序产生单元的第二输入端与所述上电延时模块12的输出端连接，每个所述时序产生单元的输出端用于输出一个时序控制信号。

请参考图4，在一个示范性的实施例中，控制时序产生模块14包括两个时序产生单元20、21，以下以其中第一个时序产生单元20为例进行说明。时序产生单元20包括第一比较器U1、第一电阻R3、第二电阻R4及第一电容C5，所述第一比较器U1的第一输入端U1A经所述第一电阻R3与所述上电延时模块12的输出端连接，所述第一比较器U1的第一输入端U1A还经所述第二电阻R4接地，所述第一电容C5并联于所述第二电阻R4的两端；所述参考电压产生模块13的输出端为所述第一比较器U1供电；所述第一比较器U1被配置为，所述第一比较器U1的第一输入端U1A的电压达到第一阈值时，所述第一比较器U1的输出端输出第一预定信号，该第一预定信号即被配置为时序控制信号PCTL1。第一阈值如可为一参考电压，进一步的，该参考电压可由第二电压VREF分压得到，可选的，所述时序产生单元还包括：第五电阻R5和第六电阻R6，所述第一比较器U1的第二输入端U1B经所述第五电阻R5与所述参考电压产生模块13的输出端连接，所述第一比较器U1的第二输入端U1B还经所述第六电阻R6接地，所述第一阈值由所述第五电阻R5和所述第六电阻R6的阻值比确定。由于上电延时模块12的输出端所输出的第一电压VIN大于参考电压产生模块13的输出端所输出的第二电压VREF，故而将第一比较器U1的第一输入端U1A设定为第一比较器U1的正端，第二输入端U1B设定为第一比较器U1的负端。第一输入端U1A用于连接第一电压VIN通过R3、R4分压的电压信号，第一电压VIN通过R3、R4的分压后，可以通过R3和C5调整PCTL1的输出延时，具体的，PCTL1的输出延时时间与R3和C5的阻容乘积值成正比。可选的，参考电压产生模块13的输出端为所述第一比较器U1供电，这里还可以设置去耦电容C6，去耦电容C6的一端连接参考电压产生模块13的输出端，另一端接地。本领域技术人员可根据第一比较器U1的规格，选择合适的去耦电容C6。

可选的，所述时序产生单元20还包括：第九电阻R7和第十电阻R8，所述第一比较器U1的输出端经依次布置的所述第九电阻R7和所述第十电阻R8接地，所述第一预定信号的电压由所述第九电阻R7和所述第十电阻R8的连接点接出。可以理解的，第一预定信号的电压由第九电阻R7和第十电阻R8的比值确定，以产生符合电源转换模块15所需电平的使能控制信号。

优选的，第二个时序产生单元21的电路结构与第一个时序产生单元20的电路结构相类似，第一电压VIN通过R9、R10的分压后，可以通过R9和C7调整PCTL2的输出延时，具体的，PCTL2的输出延时时间与R9和C7的阻容乘积值成正比。两个时序产生单元20、21的设置，能够输出至少两路时序控制信号。可以理解的，本领域技术人员可根据实际需要，设置更多数量的时序产生单元，当设有N(N为自然数)个时序产生单元时，其能够输出N路时序控制信号PCTL1、PCTL2……PCTLN。

以下结合附图5，说明本实施例提供的时序控制电路的时序关系。

在上电阶段：外部的电源输入端VIN_EXT第一时间上电，第二电压VREF第二时间上电(第二电压VREF在初始阶段随VIN_EXT的上升而上升，至VIN_EXT达到预定电压VT时，第二电压VREF输出正常，保持稳定的电压)，延时Δt2时间后，第一电压VIN在第三时间上电，时序控制信号PCTL1、PCTL2……PCTLN在第四时间后根据各时序产生单元设定的延时依次产生置位，以驱动电源转换模块15的各路电源依序上电。

在下电阶段：外部的电源输入端VIN_EXT第五时间下电，第一电压VIN可以近似认为与VIN_EXT同时下电，时序控制信号PCTLN……PCTL2、PCTL1依次置零，以驱动电源转换模块15的各路电源依次下电。其中，在外部的电源输入端VIN_EXT下电后，可由下电保持模块11继续为上电延时模块12和参考电压产生模块13供电，此时VIN_EXT的电压逐渐下降。至VIN_EXT的电压降至低于预定电压VT时，第二电压VREF开始下电。第二电压VREF下电前，电源转换模块15所有需要下电时序控制的各路电源皆已完成下电，即所有的时序产生单元均已完成下电置零的输出，时序控制信号PCTL1、PCTL2……PCTLN均已置零。

请参考图6，在其它的一些实施例中，若多个时序控制信号之间的延时较大，可能会导致第二电压VREF开始下电时，一部分的时序产生单元还未完成下电置零的输出，此时，电源转换模块15中最后一路或几路的电源未能按照设定时序依次下电，如此会产生问题。为此，本实施例还提供了一种设有补偿单元的控制时序产生模块，以解决上述问题。

请参考图7，并结合图6，在一个示范性的实施例中，以第一个时序产生单元20作为范例进行说明。在图6示意的时序关系图中，图6中VN为各个补偿电路的下电阈值电压，N为自然数，且满足VN＞…＞V2＞V1＞VT。在第二电压VREF开始下电时，时序产生单元20的PCTL1未能成功输出(图中虚线部分)，为此，控制时序产生模块14还包括一补偿单元30，所述补偿单元30包括：第二比较器U3、第三电阻R21、第四电阻R22以及与门U4；所述第二比较器U3的第一输入端U3A经所述第三电阻R21与所述电源输入端10连接，所述第二比较器U3的第一输入端U3A还经所述第四电阻R22接地；所述参考电压产生模块13的输出端为所述第二比较器U3供电；所述第二比较器U3被配置为，所述第二比较器U3的第一输入端U3A的电压达到第二阈值时，所述第二比较器U3的输出端输出第二预定信号PCTL1B；所述与门U4的输入端分别与所述第一比较器U1的输出端和所述第二比较器U3的输出端连接，所述与门U4的输出端被配置为输出所述时序控制信号PCTL1。进一步的，所述补偿单元30还包括：第七电阻R23和第八电阻R24，所述第二比较器U3的第二输入端U3B经所述第七电阻R23与所述参考电压产生模块13的输出端连接，所述第二比较器U3的第二输入端U3B还经所述第八电阻R24接地，所述第二阈值由所述第七电阻R23和所述第八电阻R24的阻值比确定。更进一步的，所述补偿单元30还包括：第十一电阻R25和第十二电阻R26，所述第二比较器U3的输出端经依次布置的所述第十一电阻R25和所述第十二电阻R26接地，所述第二预定信号PCTL1B由所述第十一电阻R25和所述第十二电阻R26的连接点接出。补偿单元30的比较器部分的具体电路结构和原理与时序产生单元20相似，可参考上述对于时序产生单元20的描述说明，唯其第一输入端U3A通过R21和R22的分压，直接与电源输入端10连接。由于补偿单元30的与门U4连接于时序产生单元20的输出端，该时序产生单元20的输出端并不再直接向电源转换模块15输出时序控制信号，因此在设有补偿单元30的控制时序产生模块14中，将时序产生单元20的输出端输出的信号定义为第一预定信号PCTL1A。需理解的，补偿单元30的第二阈值由R23和R24决定，并非限定必须与时序产生单元20的第一阈值由R3和R4决定同时满足，也可以是第二阈值由R23和R24决定，但第一阈值由其它的参考电压决定；同样的，第二预定信号由R25和R26的连接点接出，并非限定与第一预定信号由R7和R8的连接点接出同时满足，也可以是第二预定信号直接由第二比较器U3的输出端接出，或采用其它的方式接出，而第一预定信号由R7和R8的连接点接出；本实用新型对此均不限。

由于与门U4的设置，PCTL1＝PCTL1A·PCTL1B，在上电过程中，PCTL1B先于PCTL1A置位，则PCTL1＝PCTL1A，时序控制信号PCTL1的产生取决于时序产生单元20，即不受补偿电路30的影响；而在下电过程中，若PCTL1A后于PCTL1B置零或如图6中PCTL1未能正常输出置零，则PCTL1＝PCTL1B，在外部的电源输入端的电压VIN_EXT下电至阈值V1时，PCTL1则会输出置零，此时补偿电路30发挥作用，如图8所示。其中，当外部的电源输入端的电压VIN_EXT下降至阈值V1时，电源转换模块15之需要下电的各路电源仍正常工作，即输出电压正常。较佳的，补偿单元30的各元件设置满足：VREF*R24/(R23+R24)＝V1*R22/(R21+R22)。如此配置，当外部的电源输入端的电压VIN_EXT下电至第四阈值V1时，能确保补偿电路30的第二比较器U3的输出端所输出的第二预定信号PCTL1B能够置零。

以上以第一个时序产生单元20作为范例，说明了补偿电路30的作用。本领域技术人员可以理解，实际中，每个时序产生单元或一部分的时序产生单元均可以与一个对应的补偿电路配合使用。如此，可以确保控制时序产生模块14能在外部的电源输入端的电压VIN_EXT下电时，确实地输出时序控制信号。

综上所述，本实用新型提供的时序控制电路，主要采用分立无源器件、运放等器件，实现了一种低成本的电源电压时序控制方案，其成本低，结构简单，功耗低。进一步的，控制时序产生模块可包括多个时序产生单元，可以根据实际需求，扩展实现电源转换模块之多路电源的上电和下电的电源时序控制，方案的可扩展性强。同时各路时序产生单元之间的延时时间可根据实际应用更改硬件电路参数进行调整，调整方便，电路可靠性高。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种时序控制电路，其特征在于，包括：上电延时模块、参考电压产生模块以及控制时序产生模块；

2.根据权利要求1所述的时序控制电路，其特征在于，所述时序控制电路还包括下电保持模块，所述下电保持模块用于与电源输入端连接，并用于在所述电源输入端下电后的预定时间内，为所述上电延时模块和所述参考电压产生模块供电。

3.根据权利要求1所述的时序控制电路，其特征在于，所述控制时序产生模块包括至少两个时序产生单元，每个所述时序产生单元的第一输入端与所述参考电压产生模块的输出端连接，每个所述时序产生单元的第二输入端与所述上电延时模块的输出端连接，每个所述时序产生单元的输出端用于输出一个时序控制信号。

4.根据权利要求3所述的时序控制电路，其特征在于，所述时序产生单元包括：第一比较器、第一电阻、第二电阻及第一电容；

所述参考电压产生模块的输出端为所述第一比较器供电；

5.根据权利要求4所述的时序控制电路，其特征在于，所述控制时序产生模块还包括补偿单元，所述补偿单元包括：第二比较器、第三电阻、第四电阻以及与门；

所述参考电压产生模块的输出端为所述第二比较器供电；

6.根据权利要求5所述的时序控制电路，其特征在于，所述时序产生单元还包括：第五电阻和第六电阻，所述第一比较器的第二输入端经所述第五电阻与所述参考电压产生模块的输出端连接，所述第一比较器的第二输入端还经所述第六电阻接地，所述第一阈值由所述第五电阻和所述第六电阻的阻值比确定；和/或，所述补偿单元还包括：第七电阻和第八电阻，所述第二比较器的第二输入端经所述第七电阻与所述参考电压产生模块的输出端连接，所述第二比较器的第二输入端还经所述第八电阻接地，所述第二阈值由所述第七电阻和所述第八电阻的阻值比确定。

7.根据权利要求5所述的时序控制电路，其特征在于，所述时序产生单元还包括：第九电阻和第十电阻，所述第一比较器的输出端经依次布置的所述第九电阻和所述第十电阻接地，所述第一预定信号的电压由所述第九电阻和所述第十电阻的阻值比确定；和/或，所述补偿单元还包括：第十一电阻和第十二电阻，所述第二比较器的输出端经依次布置的所述第十一电阻和所述第十二电阻接地，所述第二预定信号由所述第十一电阻和所述第十二电阻的连接点接出。

8.根据权利要求1所述的时序控制电路，其特征在于，所述参考电压产生模块包括低压差线性稳压器。

9.根据权利要求1所述的时序控制电路，其特征在于，所述上电延时模块包括：第十三电阻、第十四电阻、第二电容及晶体管；

10.根据权利要求9所述的时序控制电路，其特征在于，所述晶体管包括MOS管，所述上电延时模块还包括二极管，所述二极管并联于所述第二电容的两端。