CN211603893U - 一种低待机能效控制电路及美发产品 - Google Patents

Abstract

本申请公开了一种低待机能效控制电路及美发产品，该电路包括第一晶体管、第二晶体管以及开关键。第一晶体管的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，控制端分别与电源端、开关键的第一端以及第二晶体管的第一工作端连接。第二晶体管的控制端与MCU连接，第二工作端和开关键的第二端接地。开关键处于按下状态时，第一晶体管导通以使电源端的电信号输出至MCU的电源引脚，第二晶体管的控制端在MCU的电源引脚接收到电信号后接收MCU输出的控制信号以保持第一晶体管持续导通。由此可见，通过以上器件就可以使得MCU处于待机状态，降低待机功耗，而以上器件的成本较低，故可以克服现有技术的缺点。

Description

一种低待机能效控制电路及美发产品

技术领域

本申请涉及电子技术领域，特别是涉及一种低待机能效控制电路及美发产品。

背景技术

目前，美发产品，例如电夹板，为了节约能耗，一般要求待机功率ERP≤0.3W。

现有技术中，美发工具通常包括电源电路、主控MCU以及根据不同产品配套的其它应用电路。其中，MCU是控制部件，在待机状态下，消耗功率。为了实现待机功率的要求，通常采用性能更好的开关电源，但是开关电源的成本较高。

由此可见，在满足待机功耗的要求下，如何降低成本是本领域技术人员亟待解决的技术问题。

实用新型内容

本申请的目的是提供一种低待机能效控制电路及美发产品，用于在满足待机功耗的要求下，实现较低的成本。

为解决上述技术问题，本申请提供一种低待机能效控制电路，包括第一晶体管、第二晶体管以及开关键；

其中，所述第一晶体管的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，所述第一晶体管的控制端分别与所述电源端、所述开关键的第一端以及所述第二晶体管的第一工作端连接，所述第二晶体管的控制端与所述MCU连接，所述第二晶体管的第二工作端和所述开关键的第二端接地，所述开关键处于按下状态时，所述第一晶体管导通以使所述电源端的电信号输出至所述MCU的电源引脚，所述第二晶体管的控制端在所述MCU的电源引脚接收到所述电信号后接收所述MCU输出的控制信号以保持所述第一晶体管持续导通。

优选地，还包括电压转换电路，所述电压转换电路的输入端与所述第一晶体管的第二端连接，所述电压转换电路的输出端与所述MCU的电源引脚连接。

优选地，还包括第一电阻、第二电阻、第一二极管和第二二极管；

所述第一电阻的第一端与所述第一晶体管的第一工作端和所述电源端连接，所述第一电阻的第二端与所述第二电阻的第一端和所述第一晶体管的控制端连接，所述第二电阻的第二端与所述第二晶体管的第一工作端和所述第一二极管的阳极连接，所述第一二极管的阴极与所述开关键的第一端和所述第二二极管的阴极连接，所述第二二极管的阳极与所述MCU的关机引脚连接。

优选地，还包括第三电阻和第四电阻，所述第三电阻的第一端与所述MCU的电源引脚连接，所述第三电阻的第二端与所述第四电阻的第一端和所述第二晶体管的控制端连接，所述第四电阻的第二端与所述第二晶体管的发射极连接并接地。

优选地，所述第一晶体管为MOS，所述MOS的栅极作为所述第一晶体管的控制端，所述MOS的源极作为所述第一晶体管的第一工作端，所述MOS的漏极作为所述第一晶体管的第二工作端。

优选地，所述第二晶体管为三极管，所述三极管的基极作为所述第二晶体管的控制端，所述三极管的集电极作为所述第二晶体管的第一工作端，所述三极管的发射极作为所述第二晶体管的第二工作端。

优选地，所述电压转换电路具体为降压电路。

优选地，还包括设置在所述降压电路的输出端和所述MCU的电源引脚之间的滤波电路。

优选地，还包括电容，所述电容的第一端与所述第一晶体管的第二工作端和所述降压电路的输入端连接，所述电容的第二端接地。

为解决上述技术问题，本申请还提供一种美发产品，包括电源电路和MCU，还包括所述的低待机能效控制电路。

本申请所提供的低待机能效控制电路，包括第一晶体管、第二晶体管以及开关键。第一晶体管的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，第一晶体管的控制端分别与电源端、开关键的第一端以及第二晶体管的第一工作端连接，第二晶体管的控制端与MCU连接，第二晶体管的第二工作端和开关键的第二端接地，开关键处于按下状态时，第一晶体管导通以使电源端的电信号输出至MCU的电源引脚，第二晶体管的控制端在MCU的电源引脚接收到电信号后接收MCU输出的控制信号以保持第一晶体管持续导通。由此可见，通过以上器件就可以使得MCU处于待机状态，降低待机功耗，而以上器件的成本较低，故可以克服现有技术的缺点。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种低待机能效控制电路的电路图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种低待机能效控制电路及美发产品，用于在满足待机功耗的要求下，实现较低的成本。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

图1为本申请实施例提供的一种低待机能效控制电路的电路图。如图1所示，该电路包括第一晶体管M1、第二晶体管Q1以及开关键K1。

需要说明的是，图1中只是示出了低待机能效控制电路，并未示出与其连接的电源电路和其它应用电路，电源电路以及其它应用电路均与现有技术相同，可参见现有技术，本申请不再赘述。具体的连接方式为：第一晶体管M1的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，第一晶体管M1的控制端分别与电源端、开关键K1的第一端以及第二晶体管Q1的第一工作端连接，第二晶体管Q2的控制端与MCU连接，第二晶体管Q1的第二工作端和开关键K1的第二端接地，开关键K1处于按下状态时，第一晶体管M1导通以使电源端的电信号输出至MCU的电源引脚，第二晶体管Q1的控制端在MCU的电源引脚接收到电信号后接收MCU输出的控制信号以保持第一晶体管M1持续导通。

开关键K1的作用是供用户按下实现，正常使用，在待机状态时，开关键K1未被按下，使得电源电路的电源端和地之间是断路，所以第一晶体管M1的控制端为低电平，故第一晶体管M1处于截止状态，那么电源电路的电源端与MCU的电源引脚就是断开的，所以此时MCU无电源输入，故不会产生功耗。

当开关键K1被按下时，使得电源电路的电源端和地之间形成通路，所以第一晶体管M1的控制端为高电平，故第一晶体管M1处于导通状态，那么电源电路的电源端与MCU的电源引脚就是接通的，所以此时MCU有电源输入，故能够正常工作。当MCU正常工作后，其控制引脚输出的控制信号，此时第二晶体管Q1的控制端相当于接收到高电平，使得第二晶体管Q1导通，那么即使开关键被松开，电源端与地之间依然是通路，所以第一晶体管M1的控制端依然保持高电平，依然处于导通状态，使得MCU能够正常工作。

作为优选地实施方式，第一晶体管M1为MOS，MOS的栅极作为第一晶体管M1的控制端，MOS的源极作为第一晶体管M1的第一工作端，MOS的漏极作为第一晶体管M1的第二工作端。可以理解的是，除了MOS外，第一晶体管M1还可以是IGBT等，甚至也可以为三极管，只要能够满足以上条件即可。

作为优选地实施方式，第二晶体管Q1为三极管，三极管的基极作为第二晶体管Q1的控制端，三极管的集电极作为第二晶体管Q1的第一工作端，三极管的发射极作为第二晶体管Q1的第二工作端。可以理解的是，除了三极管外，第二晶体管Q1还可以是MOS、IGBT等，只要能够满足以上条件即可。采用三极管可以使得成本较低。

本实施例提供的低待机能效控制电路，包括第一晶体管、第二晶体管以及开关键。第一晶体管的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，第一晶体管的控制端分别与电源端、开关键的第一端以及第二晶体管的第一工作端连接，第二晶体管的控制端与MCU连接，第二晶体管的第二工作端和开关键的第二端接地，开关键处于按下状态时，第一晶体管导通以使电源端的电信号输出至MCU的电源引脚，第二晶体管的控制端在MCU的电源引脚接收到电信号后接收MCU输出的控制信号以保持第一晶体管持续导通。由此可见，通过以上器件就可以使得MCU处于待机状态，降低待机功耗，而以上器件的成本较低，故可以克服现有技术的缺点。

在上述实施例的基础上，还包括电压转换电路U1，电压转换电路U1的输入端与第一晶体管M1的第二端连接，电压转换电路的输出端与MCU的电源引脚连接。

通常情况下，电源电路输出的电压较高，即VDD的电压较高，例如，为40V，而MCU所需的电压较低，即VCC较低，例如，为5V，所以在该种情况下，在第一晶体管M1和MCU之间加入电压转换电路，具体可以为降压电路，实现将电源端的电压降压，从而输入至MCU以供使用。可以理解的是，降压电路的具体类型不作限定。

进一步地，还包括电容C1，电容C1的第一端与第一晶体管Q1的第二工作端和降压电路的输入端连接，电容C1的第二端接地。电容C1设置在降压电路的前端，相当于将输入至降压电路的电信号进行滤波。

进一步地，还包括设置在降压电路的输出端和MCU的电源引脚之间的滤波电路。如图1所示，滤波电路由电容C2、电阻R5和电容C3组成，相当于对降压电路输出的电信号进行滤波。可以理解的是，滤波电路的类型有多种，并不局限于图1所示的电路类型。

在上述实施例的基础上，还包括第一电阻R1、第二电阻R2、第一二极管D1和第二二极管D2。第一电阻R1的第一端与第一晶体管M1的第一工作端和电源端连接，第一电阻R1的第二端与第二电阻R2的第一端和第一晶体管M1的控制端连接，第二电阻R2的第二端与第二晶体管M1的第一工作端和第一二极管D1的阳极连接，第一二极管D1的阴极与开关键K1的第一端和第二二极管D2的阴极连接，第二二极管D2的阳极与MCU的关机引脚连接。

第一电阻R1和电阻R2的主要作用是为第一晶体管M1的控制端提供适合的导通电压，第一二极管D1和第二二极管D2的阴极连接，防止电流反串，从而实现两端的隔离。当开关键K1再次被按下时，第二二极管D2直接接地，此时MCU的关机引脚相当于接地，当MCU检测到关机引脚为低电平时，向第二晶体管Q1输出控制信号使得第二晶体管Q1截止，随着开关键K1被松开，则第一晶体管M1再次截止，使得MCU的电源引脚无输入，再次回到待机状态。

在上述实施例的基础上，还包括第三电阻R3和第四电阻R4，第三电阻R3的第一端与MCU的电源引脚连接，第三电阻R3的第二端与第四电阻R4的第一端和第二晶体管Q1的控制端连接，第四电阻R4的第二端与第二晶体管Q1的发射极连接并接地。

第三电阻R3和第四电阻R4与第一电阻R1和第二电阻R2作用类似，本实施例不再赘述。

最后，本申请还提供一种美发产品，包括电源电路和MCU，还包括上述任一实施例提供的低待机能效控制电路。

由于在上述实施例中对于低待机能效控制电路进行了详细说明，故本实施例不再赘述。

本实施例提供的美发产品包括低待机能效控制电路，该电路包括第一晶体管、第二晶体管以及开关键。第一晶体管的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，第一晶体管的控制端分别与电源端、开关键的第一端以及第二晶体管的第一工作端连接，第二晶体管的控制端与MCU连接，第二晶体管的第二工作端和开关键的第二端接地，开关键处于按下状态时，第一晶体管导通以使电源端的电信号输出至MCU的电源引脚，第二晶体管的控制端在MCU的电源引脚接收到电信号后接收MCU输出的控制信号以保持第一晶体管持续导通。由此可见，通过以上器件就可以使得MCU处于待机状态，降低待机功耗，而以上器件的成本较低，故可以克服现有技术的缺点。

以上对本申请所提供的低待机能效控制电路及美发产品进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种低待机能效控制电路，其特征在于，包括第一晶体管、第二晶体管以及开关键；

其中，所述第一晶体管的第一工作端和第二工作端分别与电源电路的电源端和MCU的电源引脚连接，所述第一晶体管的控制端分别与所述电源端、所述开关键的第一端以及所述第二晶体管的第一工作端连接，所述第二晶体管的控制端与所述MCU连接，所述第二晶体管的第二工作端和所述开关键的第二端接地，所述开关键处于按下状态时，所述第一晶体管导通以使所述电源端的电信号输出至所述MCU的电源引脚，所述第二晶体管的控制端在所述MCU的电源引脚接收到所述电信号后接收所述MCU输出的控制信号以保持所述第一晶体管持续导通。

2.根据权利要求1所述的低待机能效控制电路，其特征在于，还包括电压转换电路，所述电压转换电路的输入端与所述第一晶体管的第二端连接，所述电压转换电路的输出端与所述MCU的电源引脚连接。

3.根据权利要求1所述的低待机能效控制电路，其特征在于，还包括第一电阻、第二电阻、第一二极管和第二二极管；

所述第一电阻的第一端与所述第一晶体管的第一工作端和所述电源端连接，所述第一电阻的第二端与所述第二电阻的第一端和所述第一晶体管的控制端连接，所述第二电阻的第二端与所述第二晶体管的第一工作端和所述第一二极管的阳极连接，所述第一二极管的阴极与所述开关键的第一端和所述第二二极管的阴极连接，所述第二二极管的阳极与所述MCU的关机引脚连接。

4.根据权利要求1所述的低待机能效控制电路，其特征在于，还包括第三电阻和第四电阻，所述第三电阻的第一端与所述MCU的电源引脚连接，所述第三电阻的第二端与所述第四电阻的第一端和所述第二晶体管的控制端连接，所述第四电阻的第二端与所述第二晶体管的发射极连接并接地。

5.根据权利要求1-4任意一项所述的低待机能效控制电路，其特征在于，所述第一晶体管为MOS，所述MOS的栅极作为所述第一晶体管的控制端，所述MOS的源极作为所述第一晶体管的第一工作端，所述MOS的漏极作为所述第一晶体管的第二工作端。

6.根据权利要求1-4任意一项所述的低待机能效控制电路，其特征在于，所述第二晶体管为三极管，所述三极管的基极作为所述第二晶体管的控制端，所述三极管的集电极作为所述第二晶体管的第一工作端，所述三极管的发射极作为所述第二晶体管的第二工作端。

7.根据权利要求2所述的低待机能效控制电路，其特征在于，所述电压转换电路具体为降压电路。

8.根据权利要求7所述的低待机能效控制电路，其特征在于，还包括设置在所述降压电路的输出端和所述MCU的电源引脚之间的滤波电路。

9.根据权利要求7所述的低待机能效控制电路，其特征在于，还包括电容，所述电容的第一端与所述第一晶体管的第二工作端和所述降压电路的输入端连接，所述电容的第二端接地。

10.一种美发产品，包括电源电路和MCU，其特征在于，还包括权利要求1-9任意一项所述的低待机能效控制电路。

Images