CN211557374U - 4k超高清视频控制装置 - Google Patents

Abstract

本实用新型公开了一种4K超高清视频控制装置，其包括视频信号处理器、控制处理器、视频编解码处理器、电子盘和千兆PHY芯片，视频信号处理器包括视频处理单元、多个视频解码单元和多个视频编码单元，视频处理单元与各视频解码单元和各视频编码单元电连接，各视频解码单元通过对应的视频输入接口接收视频信号，多个视频编码单元中的至少一个通过对应的视频输出接口与液晶屏或显示器电连接；控制处理器与视频处理单元电连接；视频编解码处理器与多个视频编码单元中的至少一个和电子盘电连接；千兆PHY芯片与视频编解码处理器电连接，并通过千兆网口与显示设备电连接。该装置具有可定制化和自主可控的优点，且具有视频记录和回放功能。

Description

4K超高清视频控制装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种4K超高清视频控制装置。

背景技术

随着4K超高清信号源的逐渐普及，各种超高清4K的电视和显示器应运而生。在一些特殊领域，对超高清4K的加固显示记录需求也越来越多，但同时对定制化和自主可控需求也很迫切。

目前，显示模块大多采用台湾地区和国外的SOC(System-on-a-Chip，片上系统)进行显示控制，这种方式往往是应用于商用领域，温度等级较低，并且只实现了最常用的视频显示功能，功能较单一，且无法满足用户的定制化需求。

实用新型内容

本实用新型旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本实用新型的一个目的在于提出一种4K超高清视频控制装置，该装置具有可定制化和自主可控的优点，且具有视频记录和回放功能，可以实时记录输入的视频信号，并可实现回放。

为达到上述目的，本实用新型提出了一种4K超高清视频控制装置，所述4K超高清视频控制装置包括视频信号处理器、控制处理器、视频编解码处理器、电子盘和千兆PHY芯片，其中，所述视频信号处理器包括视频处理单元、多个视频解码单元和多个视频编码单元，所述视频处理单元分别与多个所述视频解码单元和多个所述视频编码单元电连接，各所述视频解码单元均具有视频输入接口，并通过对应的视频输入接口接收4K超高清视频信号，各所述视频编码单元均具有视频输出接口，多个所述视频编码单元中的至少一个通过对应的视频输出接口与液晶屏或显示器电连接；所述控制处理器与所述视频处理单元电连接，用以对所述视频处理单元进行控制；所述视频编解码处理器与多个所述视频编码单元中的至少一个电连接，用以接收所述视频编码单元输出的视频信号，并对所述视频编码单元输出的视频信号进行压缩处理得到视频码流，以及将所述视频码流存储至所述电子盘；所述千兆PHY芯片与所述视频编解码处理器电连接，并通过千兆网口与显示设备电连接，其中，所述视频编解码处理器还用以从所述电子盘中读取所述视频码流，并对所述视频码流进行解压缩处理得到相应地视频信号，以及将所述相应地视频信号通过所述千兆PHY芯片输出至所述显示设备，以在所述显示设备播放。

本实用新型的4K超高清视频控制装置，通过视频信号处理器、控制处理器、视频编解码处理器、电子盘和千兆PHY芯片的设置，可使4K超高清视频控制装置具有可定制化和自主可控的优点，且具有视频记录和回放功能，可以实时记录输入的视频信号，并可实现回放。

另外，本实用新型的4K超高清视频控制装置还可以具有如下附加的技术特征：

在一些示例中，多个所述视频解码单元包括HDMI RX IP核。

在一些示例中，多个所述视频解码单元包括DP RX IP核。

在一些示例中，所述视频编码单元的数量为2个，分别记为第一视频编码单元和第二视频编码单元，所述第一视频编码单元通过对应的视频输出接口与所述液晶屏或所述显示器电连接，所述第二视频编码单元与所述视频编解码处理器电连接。

在一些示例中，所述第一视频编码单元为DP TX IP核，对应地视频输出接口为eDP接口，所述第二视频编码单元为DP TX IP核或者HDMI TX IP核，所述4K超高清视频控制装置还包括：Retimer芯片，所述Retimer芯片与所述第一视频编码单元电连接，并通过所述eDP接口与所述液晶屏电连接。

在一些示例中，所述视频编码单元的数量为3个，分别记为第一视频编码单元、第二视频编码单元和第三视频编码单元，所述第一视频编码单元通过对应的视频输出接口与所述液晶屏电连接，所述第二视频编码单元与所述视频编解码处理器电连接，所述第三视频编码单元通过对应的视频输出接口与所述显示器电连接。

在一些示例中，所述视频信号处理器还包括寄存器控制单元，所述寄存器控制单元与所述视频处理单元电连接，并通过FSMC总线与所述控制处理器电连接。

在一些示例中，所述4K超高清视频控制装置还包括存储器，所述视频信号处理器还包括存储控制器，所述存储控制器分别与所述视频处理单元和所述存储器电连接。

在一些示例中，所述视频编解码处理器包括SATA接口，所述视频编解码处理器通过所述SATA接口与所述电子盘电连接。

在一些示例中，所述控制处理器采用MCU芯片，所述视频信号处理器采用FPGA芯片。

本实用新型附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本实用新型一个示例的4K超高清视频控制装置的结构示意图；

图2是本实用新型另一个示例的4K超高清视频控制装置的结构示意图；

图3是本实用新型一个示例的视频信号的处理流程图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。

下面参考附图1-3描述本实用新型实施例的4K超高清视频控制装置。

实施例1

如图1、图2所示，4K超高清视频控制装置100包括视频信号处理器130、控制处理器140、视频编解码处理器150、电子盘160和千兆PHY芯片170。

参见图1、图2，视频信号处理器130包括视频处理单元131、多个视频解码单元132和多个视频编码单元133，各视频解码单元132均具有视频输入接口，各个视频编码单元133均具有视频输出接口，视频处理单元131分别与多个视频解码单元132和多个视频编码单元133电连接，各视频解码单元132通过对应的视频输入接口接收4K超高清视频信号，多个视频编码单元133中的至少一个通过对应的视频输出接口与液晶屏1或显示器2电连接。控制处理器140与视频处理单元131电连接，用以对视频处理单元131进行控制。视频编解码处理器150与多个视频编码单元133中的至少一个电连接，用以接收视频编码单元133输出的视频信号，并对视频编码单元133输出的视频信号进行压缩处理得到视频码流，以及将视频码流存储至电子盘160。千兆PHY芯片170与视频编解码处理器150电连接，并通过千兆网口与显示设备3电连接，其中，视频编解码处理器150还用以从电子盘160中读取视频码流，并对视频码流进行解压缩处理得到相应地视频信号，以及将相应地视频信号通过千兆PHY芯片170输出至显示设备3，以在显示设备3播放。其中，显示设备3和显示器2可以是同一个设备。

可选地，控制处理器可采用MCU(Micro-Controller Unit，微控制单元)芯片，视频信号处理器采用FPGA(Field Programmable Gate Array。现场可编辑逻辑门阵列)芯片，视频编解码处理器150可采用海思HI3559芯片。

作为一个示例，参见图1、图2，多个视频解码单元132可包括HDMI RX IP核。

作为一个示例，参见图1、图2，多个视频解码单元132可包括DP RX IP核。

作为一个示例，参见图1，视频编码单元133的数量为2个，分别记为第一视频编码单元133-A和第二视频编码单元133-B，第一视频编码单元133-A通过对应的视频输出接口与液晶屏1或显示器2电连接，第二视频编码单元133-B与视频编解码处理器电连接。

在该示例中，参见图1，第一视频编码单元133-A可为DP TX IP核，对应地视频输出接口为eDP接口，第二视频编码单元133-B为DP TX IP核或者HDMI TX IP核。

其中，参见图1，4K超高清视频控制装置100还可包括：Retimer芯片180，Retimer芯片180与第一视频编码单元133-A电连接，并通过eDP接口与液晶屏1电连接。

作为一个示例，参见图2，视频编码单元的数量为3个，分别记为第一视频编码单元133-A、第二视频编码单元133-B和第三视频编码单元133-C，第一视频编码单元133-A通过对应的视频输出接口与液晶屏1电连接，第二视频编码单元133-B与视频编解码处理器150电连接，第三视频编码单元133-C通过对应的视频输出接口与显示器2电连接。

参见图1、图2，视频信号处理器130还可包括寄存器控制单元134，寄存器控制单元134与视频处理单元131电连接，并通过FSMC总线与控制处理器140电连接。

参见图1、图2，4K超高清视频控制装置100还包括存储器190，视频信号处理器130还包括存储控制器135，存储控制器135分别与视频处理单元131和存储器190电连接。其中，存储器190可采用DDR3。

可选地，视频编解码处理器150包括SATA接口，视频编解码处理器150通过SATA接口与电子盘160电连接。

下面结合图1-图3描述本实用新型实施例的4K超高清视频控制装置的工作原理：

参见图1、图2，视频信号处理器130的主要功能是实现HDMI、DP等4K高清视频信号的解码、视频信号切换、视频叠加、视频缩放和OSD(On-Screen Display，屏幕菜单式调节方式)、HDMI/DP环出和eDP输出点屏等功能。

控制处理器140的主要功能是OSD菜单图形的绘制、寄存器控制单元134的控制、用户按键控制、背光调节控制等。

视频信号的处理流程如图3所示，外部输入4K高清视频信号(HDMI/DP)，经过HDMI/DP接收IP核(即HDMI/DP RX IP核)后解码为RGB(Red-Green-Blue，红色-绿色-蓝色)数据和同步信号，解码后视频信号经过视频选择单元进行选择后存入到存储器190中。再根据控制处理器140的配置参数再将视频数据按照显示分辨率的时序参数从存储器190中读取出来后进行对比度调节、缩放、开窗、叠加和OSD的等处理，最后再经过HDMI/DP发送IP核(即HDMI/DP TX IP核)编码后，输出到液晶屏1和/或环出的显示器2显示。

HDMI/DP接收发送IP核均由物理层和协议层构成，物理层(PHY layer)可采用FPGA的高速Serdes接口来实现，协议则由FPGA逻辑资源来实现。

视频记录功能采用SoC编解码芯片(即视频编解码处理器160)来实现，该芯片将视频信号处理器130输出的HDMI视频信号压缩为H.265视频码流，再通过SATA接口存储到电子盘160中。同时，还能通过千兆以太网来读取电子盘160的视频文件进行视频的回放。

本实用新型实施例的4K超高清视频控制装置，视频信号处理器的供能采用FPGA芯片的IP核来实现，由此可在FPGA的高速Serdes接口资源和逻辑资源足够的情况下，输入输出的视频接口的数量可以任意扩充，具有可定制化和自主可控的优点。同时，本实用新型实施例的4K超高清视频控制装置，通过视频编解码处理器的设置，具有视频记录和回放功能，可以实时记录输入的视频信号，并事后进行回放。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种4K超高清视频控制装置，其特征在于，所述4K超高清视频控制装置包括视频信号处理器、控制处理器、视频编解码处理器、电子盘和千兆PHY芯片，其中，

所述视频信号处理器包括视频处理单元、多个视频解码单元和多个视频编码单元，所述视频处理单元分别与多个所述视频解码单元和多个所述视频编码单元电连接，各所述视频解码单元均具有视频输入接口，并通过对应的视频输入接口接收4K超高清视频信号，各所述视频编码单元均具有视频输出接口，多个所述视频编码单元中的至少一个通过对应的视频输出接口与液晶屏或显示器电连接；

所述控制处理器与所述视频处理单元电连接，用以对所述视频处理单元进行控制；

所述视频编解码处理器与多个所述视频编码单元中的至少一个电连接，用以接收所述视频编码单元输出的视频信号，并对所述视频编码单元输出的视频信号进行压缩处理得到视频码流，以及将所述视频码流存储至所述电子盘；

所述千兆PHY芯片与所述视频编解码处理器电连接，并通过千兆网口与显示设备电连接，其中，所述视频编解码处理器还用以从所述电子盘中读取所述视频码流，并对所述视频码流进行解压缩处理得到相应地视频信号，以及将所述相应地视频信号通过所述千兆PHY芯片输出至所述显示设备，以在所述显示设备播放。

2.如权利要求1所述的4K超高清视频控制装置，其特征在于，多个所述视频解码单元包括HDMI RX IP核。

3.如权利要求1或2所述的4K超高清视频控制装置，其特征在于，多个所述视频解码单元包括DP RX IP核。

4.如权利要求1所述的4K超高清视频控制装置，其特征在于，所述视频编码单元的数量为2个，分别记为第一视频编码单元和第二视频编码单元，所述第一视频编码单元通过对应的视频输出接口与所述液晶屏或所述显示器电连接，所述第二视频编码单元与所述视频编解码处理器电连接。

5.如权利要求4所述的4K超高清视频控制装置，其特征在于，所述第一视频编码单元为DP TX IP核，对应地视频输出接口为eDP接口，所述第二视频编码单元为DP TX IP核或者HDMI TX IP核，所述4K超高清视频控制装置还包括：

Retimer芯片，所述Retimer芯片与所述第一视频编码单元电连接，并通过所述eDP接口与所述液晶屏电连接。

6.如权利要求1所述的4K超高清视频控制装置，其特征在于，所述视频编码单元的数量为3个，分别记为第一视频编码单元、第二视频编码单元和第三视频编码单元，所述第一视频编码单元通过对应的视频输出接口与所述液晶屏电连接，所述第二视频编码单元与所述视频编解码处理器电连接，所述第三视频编码单元通过对应的视频输出接口与所述显示器电连接。

7.如权利要求1所述的4K超高清视频控制装置，其特征在于，所述视频信号处理器还包括寄存器控制单元，所述寄存器控制单元与所述视频处理单元电连接，并通过FSMC总线与所述控制处理器电连接。

8.如权利要求1所述的4K超高清视频控制装置，其特征在于，所述4K超高清视频控制装置还包括存储器，所述视频信号处理器还包括存储控制器，所述存储控制器分别与所述视频处理单元和所述存储器电连接。

9.如权利要求1所述的4K超高清视频控制装置，其特征在于，所述视频编解码处理器包括SATA接口，所述视频编解码处理器通过所述SATA接口与所述电子盘电连接。

10.如权利要求1所述的4K超高清视频控制装置，其特征在于，所述控制处理器采用MCU芯片，所述视频信号处理器采用FPGA芯片。

Images