CN211507606U - 一种倒装芯片封装结构 - Google Patents

一种倒装芯片封装结构 Download PDF

Info

Publication number
CN211507606U
CN211507606U CN201922451302.1U CN201922451302U CN211507606U CN 211507606 U CN211507606 U CN 211507606U CN 201922451302 U CN201922451302 U CN 201922451302U CN 211507606 U CN211507606 U CN 211507606U
Authority
CN
China
Prior art keywords
plate
frame
packaging
chip
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201922451302.1U
Other languages
English (en)
Inventor
李宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaying Chip Bond Microelectronics Co ltd
Original Assignee
Huaying Chip Bond Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaying Chip Bond Microelectronics Co ltd filed Critical Huaying Chip Bond Microelectronics Co ltd
Priority to CN201922451302.1U priority Critical patent/CN211507606U/zh
Application granted granted Critical
Publication of CN211507606U publication Critical patent/CN211507606U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本实用新型公开的属于芯片封装结构技术领域,具体为一种倒装芯片封装结构,包括底板、封装框、内框和封装板,所述底板的顶部通过螺丝固定连接所述封装框,所述封装框的内腔底部接触所述内框,所述内框的顶部插接所述封装板,所述内框的顶部开设有主槽和副槽,所述封装板的底部与所述主槽和所述副槽的内腔底部插接,该种倒装芯片封装结构,通过配件的组合运用,可在底板上设置多个封装框,并在封装框中设置带有槽体的内框,槽体的底部固定连接有封装架,可利用封装板底部的扣板,对携带芯片的芯板进行组合后插入到封装架中,达到倒装效果,使芯片的组合过程稳定、阻隔性好,增加了对芯片的保护效果,便于拿取使用,便捷性强。

Description

一种倒装芯片封装结构
技术领域
本实用新型涉及芯片封装结构技术领域,具体为一种倒装芯片封装结构。
背景技术
芯片也叫集成电路,是半导体元件产品的统称,将电路制造在半导体芯片表面上的集成电路又称薄膜集成电路。另有一种厚膜集成电路是由独立半导体设备和被动组件,集成到衬底或线路板所构成的小型化电路。
安装半导体集成电路芯片用的外壳,起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁—芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其他器件建立连接。因此,封装对CPU和其他LSI集成电路都起着重要的作用。
半导体集成电路是电子产品的核心器件,其产业技术的发展情况直接关系着电力工业的发展水平。就总体情况来看,半导体产业的技术进步在一定程度上推动了新兴产业的发展,包括光伏产业、半导体照明产业以及平板显示产业等多种,促进了半导体集成电路产业上下游产业供应链的完善,并在一定程度上优化了生态环境。
现有的芯片在使用前会进行存储,但是芯片的存储方式不合理,缺少有效的结构进行配合,相互之间堆砌不便于拿取,芯片缺少有效的阻隔性,芯片的稳定性差,无法有效的起到保护效果。
实用新型内容
本实用新型的目的在于提供一种倒装芯片封装结构,以解决上述背景技术中提出的现有的芯片在使用前会进行存储,但是芯片的存储方式不合理,缺少有效的结构进行配合,相互之间堆砌不便于拿取,芯片缺少有效的阻隔性,芯片的稳定性差,无法有效的起到保护效果的问题。
为实现上述目的,本实用新型提供如下技术方案:一种倒装芯片封装结构,包括底板、封装框、内框和封装板,所述底板的顶部通过螺丝固定连接所述封装框,所述封装框的内腔底部接触所述内框,所述内框的顶部插接所述封装板,所述内框的顶部开设有主槽和副槽,所述封装板的底部与所述主槽和所述副槽的内腔底部插接,所述封装板的底部一体成型连接有扣板,所述扣板的底部镶嵌有芯板,所述芯板的底部开设有凹槽,所述凹槽的内部插接所述芯片,所述主槽和所述副槽的内腔底部粘接有封装架,所述封装架的顶部预留有空腔,所述空腔的底部粘接有底垫,所述底垫的顶部开设有组合槽,所述芯片的底部与所述组合槽插接。
优选的,所述封装框的数量为五个,五个所述封装框均匀排列在所述底板的顶部。
优选的,所述封装框的顶部焊接有主平板和副平板,所述主平板的结构和所述副平板的结构相同。
优选的,所述封装板和所述扣板的预留空间与所述芯板的宽度和厚度相同。
优选的,所述芯片的高度与所述空腔的高度相同。
与现有技术相比,本实用新型的有益效果是:该种倒装芯片封装结构,通过配件的组合运用,可在底板上设置多个封装框,并在封装框中设置带有槽体的内框,槽体的底部固定连接有封装架,可利用封装板底部的扣板,对携带芯片的芯板进行组合后插入到封装架中,达到倒装效果,使芯片的组合过程稳定、阻隔性好,增加了对芯片的保护效果,便于拿取使用,便捷性强。
附图说明
图1为本实用新型结构示意图;
图2为本实用新型结构内部示意图;
图3为本实用新型封装架示意图。
图中:100底板、200封装框、210主平板、220副平板、300内框、310 主槽、320副槽、400封装板、410扣板、420芯板、430芯片、440封装架、 450空腔、460底垫。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型提供一种倒装芯片封装结构,通过配件的组合运用,便于进行组合拿取,阻隔性好,便捷性强,请参阅图1-3,包括底板100、封装框200、内框300和封装板400;
请再次参阅图1-2,封装框200的底部与底板100的顶部固定连接,具体的,底板100的顶部通过螺丝固定连接封装框200,封装框200的顶部焊接有主平板210和副平板220,主平板210的结构和副平板220的结构相同,其中,主平板210的结构和副平板220的结构相同是为了避免封装框200之间相互产生影响;
请再次参阅图2,内框300的底部与封装框200的内腔底部固定连接,具体的,封装框200的内腔底部接触内框300,内框300的顶部开设有主槽310 和副槽320,封装板400的底部与主槽310和副槽320的内腔底部插接;
请再次参阅图2-3,封装板400的底部与主槽310和副槽320的内腔底部固定连接,具体的,内框300的顶部插接封装板400,封装板400的底部一体成型连接有扣板410,扣板410的底部镶嵌有芯板420,芯板420的底部开设有凹槽,凹槽的内部插接芯片430,主槽310和副槽320的内腔底部粘接有封装架440,封装架440的顶部预留有空腔450,空腔450的底部粘接有底垫460,底垫460的顶部开设有组合槽,芯片430的底部与组合槽插接,其中,芯板420的材质为硬质橡胶板;
在具体的使用时,首先把底板100固定在合适的位置,并在底板100上连接多个封装框200,对于底板100的固定方式,可以按照实际使用的需要进行固定,此处不做赘述,并在封装框200中设置带有槽体的内框300,槽体的底部固定连接有封装架440,可利用封装板440底部的扣板410,对携带芯片 430的芯板420进行组合后插入到封装架440中,达到倒装效果,使芯片430 的组合过程稳定、阻隔性好,增加了对芯片430的保护效果,便于拿取使用,便捷性强,可有效的对芯片430进行倒装封装。
请再次参阅图1,为了增加倒装封装的数量,具体的,封装框200的数量为五个,五个封装框200均匀排列在底板100的顶部,封装框200的设置便于对内框300进行组合。
请再次参阅图3,为了保证封装的效果,芯片430的高度与空腔450的高度相同,具体的,封装板400和扣板410的预留空间与芯板420的宽度和厚度相同,此种设置便于有效内置,以保证组合封装的效果。
虽然在上文中已经参考实施例对本实用新型进行了描述,然而在不脱离本实用新型的范围的情况下,可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是,只要不存在结构冲突,本实用新型所披露的实施例中的各项特征均可通过任意方式相互结合起来使用,在本说明书中未对这些组合的情况进行穷举性的描述仅仅是出于省略篇幅和节约资源的考虑。因此,本实用新型并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。

Claims (5)

1.一种倒装芯片封装结构,其特征在于:包括底板(100)、封装框(200)、内框(300)和封装板(400),所述底板(100)的顶部通过螺丝固定连接所述封装框(200),所述封装框(200)的内腔底部接触所述内框(300),所述内框(300)的顶部插接所述封装板(400),所述内框(300)的顶部开设有主槽(310)和副槽(320),所述封装板(400)的底部与所述主槽(310)和所述副槽(320)的内腔底部插接,所述封装板(400)的底部一体成型连接有扣板(410),所述扣板(410)的底部镶嵌有芯板(420),所述芯板(420)的底部开设有凹槽,所述凹槽的内部插接所述芯片(430),所述主槽(310)和所述副槽(320)的内腔底部粘接有封装架(440),所述封装架(440)的顶部预留有空腔(450),所述空腔(450)的底部粘接有底垫(460),所述底垫(460)的顶部开设有组合槽,所述芯片(430)的底部与所述组合槽插接。
2.根据权利要求1所述的一种倒装芯片封装结构,其特征在于:所述封装框(200)的数量为五个,五个所述封装框(200)均匀排列在所述底板(100)的顶部。
3.根据权利要求1所述的一种倒装芯片封装结构,其特征在于:所述封装框(200)的顶部焊接有主平板(210)和副平板(220),所述主平板(210)的结构和所述副平板(220)的结构相同。
4.根据权利要求1所述的一种倒装芯片封装结构,其特征在于:所述封装板(400)和所述扣板(410)的预留空间与所述芯板(420)的宽度和厚度相同。
5.根据权利要求1所述的一种倒装芯片封装结构,其特征在于:所述芯片(430)的高度与所述空腔(450)的高度相同。
CN201922451302.1U 2019-12-30 2019-12-30 一种倒装芯片封装结构 Expired - Fee Related CN211507606U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922451302.1U CN211507606U (zh) 2019-12-30 2019-12-30 一种倒装芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922451302.1U CN211507606U (zh) 2019-12-30 2019-12-30 一种倒装芯片封装结构

Publications (1)

Publication Number Publication Date
CN211507606U true CN211507606U (zh) 2020-09-15

Family

ID=72396768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922451302.1U Expired - Fee Related CN211507606U (zh) 2019-12-30 2019-12-30 一种倒装芯片封装结构

Country Status (1)

Country Link
CN (1) CN211507606U (zh)

Similar Documents

Publication Publication Date Title
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
US7705475B2 (en) Integrated circuit package system
US8395251B2 (en) Integrated circuit package to package stacking system
US8203214B2 (en) Integrated circuit package in package system with adhesiveless package attach
TW200721424A (en) Semiconductor device
US8487434B2 (en) Integrated circuit package system with redistribution layer and method for manufacturing thereof
TW447059B (en) Multi-chip module integrated circuit package
TW201517216A (zh) 具有多個封裝元件堆疊的模組
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US7710735B2 (en) Multichip package system
TW391043B (en) Vertical semiconductor device package having printed circuit board and heat spreader, and module having the packages
US20080006929A1 (en) Integrated circuit package system with ground bonds
CN211507606U (zh) 一种倒装芯片封装结构
JPH11283593A (ja) 電池パック
US7763493B2 (en) Integrated circuit package system with top and bottom terminals
US8018052B2 (en) Integrated circuit package system with side substrate having a top layer
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
CN103354226B (zh) 堆叠封装器件
US20100038761A1 (en) Integrated circuit package system
TW575952B (en) Lower profile package with power supply in package
GB2366079A (en) A module card and a method for manufacturing the same
TW399276B (en) Semiconductor device and process of producing the same
US20090194867A1 (en) Integrated circuit package system with internal stacking module adhesive
JPS59121862A (ja) 樹脂封止形半導体装置
KR20090004630A (ko) 대칭 패키징을 가지는 집적 회로 패키지 시스템

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200915