CN210985636U - 漏电保护装置、电连接设备以及用电器 - Google Patents

Abstract

本申请公开了一种漏电保护装置、电连接设备以及用电器。漏电保护装置包括：漏电检测模块，用于检测主干线路上的漏电流信号，进而输出漏电故障信号；自检模块，用于周期性地生成模拟漏电流信号，当漏电检测模块发生故障时，自检模块输出自检故障信号；脱扣模块，其包括：开关，耦合在输入端与输出端之间；第一线圈，用于驱动开关以控制输入端与输出端之间的电力连接；驱动模块，用于在漏电故障信号和/或自检故障信号的影响下，驱动脱扣模块以断开电力连接；脱扣检测模块，配置为当检测到第一线圈产生断路时，生成线圈故障信号，以使得开关断开电力连接。

Description

漏电保护装置、电连接设备以及用电器

技术领域

本申请涉及电气领域，尤其涉及一种具备自检功能的漏电保护装置、电连接设备以及用电器。

背景技术

随着人们用电安全意识的提高，漏电保护装置的使用越来越广泛，为了提升漏电保护装置的安全性能，行业的技术人员开始研究为漏电保护装置增加自动检测功能，达到漏电保护装置漏电检测保护功能丧失时，输出无电，来提高产品的安全性。现有带自检功能的漏电保护装置仍存在一些缺陷，比如，漏电保护装置内的关键零件脱扣线圈、驱动部件等长期处于工作状态，易于损坏，特别是漏电保护装置内部的脱扣线圈绕制的漆包线较细，且工作温度高，更容易损坏(例如，断路)，造成漏电保护装置丧失保护功能，从而无法断开输入输出的电力连接，存在触电安全隐患。

实用新型内容

基于上述问题，本申请提出通过增设脱扣线圈来保证当一个脱扣线圈损坏(例如断路)时，漏电保护装置能够断开电力连接。

本申请一方面公开了一种漏电保护装置，包括：漏电检测模块，用于检测主干线路上的漏电流信号，进而输出漏电故障信号；自检模块，用于周期性地生成模拟漏电流信号，当所述漏电检测模块发生故障时，所述自检模块输出自检故障信号；脱扣模块，其包括：开关(RESET)，耦合在输入端与输出端之间；第一线圈(SOL1)，用于驱动所述开关以控制所述输入端与所述输出端之间的电力连接；驱动模块，用于在所述漏电故障信号和/或所述自检故障信号的影响下，驱动所述脱扣模块以断开所述电力连接；脱扣检测模块，配置为当检测到所述第一线圈产生断路时，生成线圈故障信号，以使得所述开关断开所述电力连接。

在一种实施方式中，所述脱扣检测模块包括：第二线圈(SOL2)；第一半导体元件(Q3)，其第一极耦合至所述主干线路，第二极耦合至所述第二线圈，控制极用于接收所述线圈故障信号，其中，所述第一半导体元件(Q3)响应于所述线圈故障信号以使得所述第二线圈驱动所述开关以断开所述电力连接。

在一种实施方式中，所述脱扣检测模块包括：第二半导体元件(Q2)，其控制极耦合至所述第一线圈，第一极耦合至所述第一半导体元件(Q3) 的控制极以提供所述线圈故障信号，第二极耦合至地电位。

在一种实施方式中，所述第二半导体元件(Q2)的第一极通过第一二极管(D8)和/或第一电阻耦合至所述第一半导体元件(Q3)的控制极。

在一种实施方式中，所述驱动模块还包括：第三半导体元件(Q1)，其第一级耦合至所述第一线圈，第二极耦合到地电位，控制极用于接收于所述漏电故障信号和/或所述自检故障信号。

在一种实施方式中，所述脱扣检测模块还包括：第四半导体元件(Q4)，其第一极耦合至所述第二线圈，第二极耦合至地电位，控制极耦合至所述第二半导体元件(Q2)的第一极以接收所述线圈故障信号，其中，所述第一线圈与所述第二线圈串联耦合，并且所述第一半导体元件(Q3)与所述第一线圈并联耦合。

在一种实施方式中，所述第三半导体元件(Q1)的控制极经由第一滤波电路(R10、C11)接收所述漏电故障信号，并且通过第二滤波电路(R20、 C12)耦合到所述第四半导体元件(Q4)的控制极，所述第四半导体元件(Q4) 的控制极通过所述第二滤波电路接收所述自检故障信号和所述漏电故障信号，其中，所述第一滤波电路的时间特性大于所述第二滤波电路的时间特性。通过该实施方式，当第三半导体元件Q1损坏或断开时，第四半导体元件Q4能够在漏电故障信号的控制下导通，进而使得线圈SOL1、SOL2驱动开关断开；当Q1短路时，线圈SOL1将驱动开关断开；当第三半导体元件Q1正常工作时，由于第一滤波电路的时间特性大于第二滤波电路的时间特性不同，第四半导体元件Q4则受控于自检故障信号。

在一种实施方式中，所述第三半导体元件(Q1)的控制极通过第三二极管(D4)和/或第三电阻耦合到所述第四半导体元件(Q4)的控制极。

在一种实施方式中，所述第一至第四半导体元件中的任意一个选自于以下项：可控硅、双极型晶体管、场效应晶体管、光电耦合元件以及继电器。

在一种实施方式中，所述漏电检测模块包括漏电检测线圈(CT1)和第一处理器(U1)，其中，所述第一处理器(U1)基于由所述漏电检测线圈 (CT1)检测到的漏电流信号生成所述漏电故障信号；所述自检模块包括第二处理器(U2)以周期性地生成所述模拟漏电流信号，并且当所述漏电检测模块发生故障时，所述第二处理器(U2)生成所述自检故障信号。

在一种实施方式中，所述第一处理器(U1)和所述第二处理器(U2) 被封装在同一个处理器中。

本申请另一方面提出了一种漏电保护装置，包括：漏电检测模块，用于检测主干线路上的漏电流信号，进而输出漏电故障信号；自检模块，用于周期性地生成模拟漏电流信号，当所述漏电检测模块发生故障时，所述自检模块输出自检故障信号；开关(RESET)，耦合在输入端与输出端之间；驱动控制模块，用于在所述漏电故障信号和/或所述自检故障信号的影响下，驱动所述开关以断开所述输入端与所述输出端之间的电力连接，其中，所述驱动控制模块包括：第一线圈(SOL1)；第二线圈(SOL2)，其串联耦合至所述第一线圈，其中，所述驱动控制模块配置为当检测到所述第一线圈和所述第二线圈中的一个线圈产生故障时，生成线圈故障信号，进而通过另一个线圈驱动所述开关以断开所述电力连接。

在一种实施方式中，还包括：第三半导体元件(Q1)，其串联耦合至所述第二线圈；第一半导体元件(Q3)，其串联耦合至所述第二线圈，并且与所述第一线圈并联耦合，其中，所述第一半导体元件的控制极用于接收所述线圈故障信号；以及第四半导体元件(Q4)，其串联耦合至所述第一线圈(SOL1)，并且与所述第二线圈(SOL2)并联，其中，所述第三半导体元件与所述第四半导体元件受控于所述漏电故障信号和/或所述自检故障信号。

在一种实施方式中，还包括：第二半导体元件(Q2)，其控制极耦合至所述第一线圈(SOL1)，第一极耦合至所述第一半导体元件(Q3)的控制极以提供所述线圈故障信号，第二极耦合至地电位。

在一种实施方式中，所述第二半导体元件(Q2)的第一极通过第一二极管(D8)和/或电阻耦合至所述第一半导体元件(Q3)的控制极。

在一种实施方式中，所述第三半导体元件(Q1)的控制极经由第一滤波电路(R10、C11)接收所述漏电故障信号和所述自检故障信号，所述第四半导体元件(Q4)的控制极经由第二滤波电路(R20、C12)接收所述漏电故障信号和所述自检故障信号，其中，所述第一滤波电路的时间特性大于所述第二滤波电路的时间特性。

在一种实施方式中，所述漏电检测模块包括漏电检测线圈(CT1)和第一处理器(U1)，其中，所述第一处理器(U1)基于由所述漏电检测线圈 (CT1)检测到的漏电流信号生成所述漏电故障信号；所述自检模块包括第二处理器(U2)以周期性地生成所述模拟漏电流信号，并且当所述漏电检测模块发生故障时，所述第二处理器(U2)生成所述自检故障信号。

在一种实施方式中，所述第一处理器(U1)和所述第二处理器(U2) 被封装在同一个处理器中。

在一种实施方式中，所述第一至第四半导体元件中的任意一个选自以下项：可控硅、双极型晶体管、场效应晶体管、光电耦合元件以及继电器。

本申请另一方面提出了一种电连接设备，包括：壳体；如前述任一项的漏电保护装置，其容纳于所述壳体中。

本申请另一方面提出了一种用电器，包括：负载电器；电连接设备，其耦合在主干线路和所述负载电器之间，以向所述负载电器供电，其中，所述电连接设备包括如前述任一项的漏电保护装置。

通过采用本申请的技术方案，可以使得漏电保护装置中线圈发生故障时，仍然能够脱扣，确保用电安全。

附图说明

参考附图示出并阐明实施例。这些附图用于阐明基本原理，从而仅仅示出了对于理解基本原理必要的方面。这些附图不是按比例的。在附图中，相同的附图标记表示相似的特征。另外，架构图中每个框之间的连线表示两个框之间是电气或磁性耦合，两个框之间没有连线并不表示该两个框没有耦合。

图1为依据本申请实施例的漏电保护装置的架构图；

图2为依据本申请第一实施例的漏电保护装置原理图；

图3为依据本申请第二实施例的漏电保护装置原理图；

图4为依据本申请第三实施例的漏电保护装置原理图；

图5为依据本申请第四实施例的漏电保护装置原理图；

图6A为依据本申请实施例的电连接设备示意图；

图6B为依据本申请实施例的用电器的架构图。

具体实施方式

在以下优选的实施例的具体描述中，将参考构成本申请一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本申请的特定的实施例。示例的实施例并不旨在穷尽根据本申请的所有实施例。可以理解，在不偏离本申请的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本申请的范围由所附的权利要求所限定。

对本申请中所涉及到的名词进行阐述。晶体管可指任何结构的晶体管，例如场效应晶体管(FET)、双极型晶体管(BJT)或可控硅。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极；当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极；当晶体管为可控硅时，其控制极是指可控硅的控制极G，第一极为阳极，第二极为阴极。模拟漏电流信号为自检模块生成的周期性信号，其持续时间较短，因此，虽然漏电检测模块可以检测到该模拟漏电流信号，但不需要漏电保护装置断开电力连接；真实的漏电流信号则是供电线上所生成的非周期性信号，其持续时间较长，当真实漏电流信号生成时，漏电保护装置需要断开电力连接。

本申请旨在提出一种具备自检功能的漏电保护装置，该装置通过增设脱扣线圈来保证当一个脱扣线圈损坏(例如断路)时，漏电保护装置能够断开电力连接。

图1为依据本申请实施例的漏电保护装置的架构图。

如图1所示，漏电保护装置包括漏电检测模块1、自检模块2、驱动模块3以及脱扣模块4。漏电检测模块1耦合至耦合主干线路，用于检测主干线路上是否存在漏电流信号。当检测到漏电流信号时，向脱扣模块3提供漏电故障信号。自检模块2耦合至主干线路和漏电检测模块1，用于周期性地生成模拟漏电流信号，以检测漏电检测模块1是否发生故障。当漏电检测模块1发生故障时，自检模块2向脱扣模块4提供自检故障信号。驱动模块3基于漏电故障信号和/或自检故障信号来控制脱扣模块4。脱扣模块4 耦合在主干线路的输入端与输出端之间，通过驱动模块3提供的信号来控制电力连接。脱扣检测模块5耦合到主干线路和脱扣模块4，用于检测脱扣模块4是否正常工作。当脱扣检测模块5检测到脱扣模块4中的第一线圈产生故障时，其将生成线圈故障信号，进而使得脱扣模块4断开电力连接。

图2为依据本申请第一实施例的漏电保护装置原理图。

如图2所示，漏电检测模块1包括耦合到主干线路的检测线圈CT1、 CT2和处理器处理器U1。当检测线圈CT1、CT2检测到漏电流信号时，处理器U1生成漏电故障信号。可以理解的，这里的漏电流信号可以是真实漏电流信号，也可以是由自检模块2所生成的模拟漏电流信号。

脱扣模块4包括开关RESET和第一线圈SOL1，其中，开关RESET用来断开或维持输入端与输出端之间的电力连接，第一线圈SOL1用来控制开关RESET的状态。

脱扣检测模块5包括：第二线圈SOL2及与第二线圈SOL2串联的至少一个晶体管。当第一线圈SOL1损坏(即，断路)时，第二线圈SOL2工作，进而断开输入端与输出端之间的电力连接。换而言之，当第一线圈SOL1 无法工作时，第二线圈SOL2仍然能够工作。具体而言，第一晶体管Q3与第二线圈SOL2串联耦合，并且与第一线圈SOL1并联耦合，第二线圈SOL2 与第一线圈SOL1串联耦合，并且经由第二晶体管Q4耦合到地。因此，当第一线圈SOL1损坏时，通过设置Q3与Q4的状态，可以使得第二线圈SOL2 中流过电流，进而将开关RESET断开。

晶体管Q2的控制极与第一线圈SOL1耦合，第一极耦合至晶体管Q3、晶体管Q4的控制极，第二极耦合接地。具体地，晶体管Q2的第一极经由二极管D8耦合至晶体管Q3的控制极，经由二极管D7耦合至晶体管Q4 的控制极。可以理解的，晶体管Q2的第一极可以经由二极管D8和/或电阻耦合至晶体管Q3的控制极，经由二极管D7和/或电阻耦合至晶体管Q4的控制极。当开关K1闭合时，晶体管Q2的控制极经由电阻R9、线圈SOL1 耦合到电源，进而使得节点A的电位处于低电位，晶体管Q3、Q4均处于关闭状态。

自检模块2包括处理器U2和晶体管Q7，以周期性地生成模拟漏电流信号。具体而言，电源供电时，在自检模块2中通过电阻R16对电容C10 充电，当电位充到高于预设定值时，处理器U2输出高电位，使晶体管Q5 导通。在另一种实施方式中，处理器U2还可以通过采集电容C10、电阻 R14上的电压，再对所采集的电压进行编码，进而生成用来控制晶体管Q5的输出信号。晶体管Q5导通后，检测线圈CT1检测到该模拟漏电流信号，进而使得处理器U1输出漏电故障信号。

该漏电故障信号分别耦合到自检模块2中的晶体管Q7和驱动模块3中的晶体管Q1。可以通过子电路(譬如，电阻R10、电容C11)来使得晶体管Q1的控制极电位上升速度慢于晶体管Q7的控制极电位上升速度。当晶体管Q7导通(晶体管Q1未导通)时，晶体管Q7将持续对电容C10进行放电，使得处理器U2输出低电平而关闭晶体管Q5，从而停止给漏电故障检测单元1提供模拟漏电流信号。当自检电路2中的电阻16又开始对电容 C10充电时，开始下一周期自检。当影响自检过程的元件发生故障，而无法使得处理器U2的输出信号翻转，则处理器U2持续输出高电位(即，自检故障信号)，经由二极管D5向电容C11充电，进而实现对晶体管Q1的控制。可以理解的，上述子电路并非仅可以包括电阻、电容，还可以包括其它有源或无源元件。

在一种实施方式中，处理器U1和处理器U2可以被封装在一个处理器中，进而简化电路结构、降低产品功耗、缩小产品的体积。

下面对图2中的漏电保护装置的工作流程进行阐述。

开关RESET压下后，接通电源，产品正常工作。

当漏电检测模块1通过二极管D4输出漏电故障信号(对应于真实漏电流信号)或自检测模块通过D5输出自检故障信号时，晶体管Q1导通，形成L-K1-D1-SOL1-Q1-N电流回路，线圈SOL1生成磁场，驱动开关RESET 脱扣，断开输入与输出的电力连接，确保安全。

在没有真实漏电流信号或自检故障信号时，若线圈SOL1断路，晶体管Q2的控制极断电，晶体管Q2截止，节点A电位升高(即，生成线圈故障信号)，通过二极管D8、D7使晶体管Q3、Q4导通，形成 L-K1-D1-Q3-SOL2-Q4-N电流回路，线圈SOL2生成磁场，使得开关RESET 脱扣，断开输入端与输出端之间的电力连接。此时，若重复压下开关RESET，漏电保护装置将反复跳扣，从而使输出端无法输出电力。

图3为依据本申请第二实施例的漏电保护装置的电路原理图。

在图3中的漏电保护装置中，晶体管Q4的控制极与晶体管Q1的控制极相耦合。

下面对图3中的漏电保护装置的工作流程进行阐述。

开关RESET压下后，接通电源，产品正常工作。

当存在真实漏电流信号时，漏电检测模块1输出漏电故障信号，通过对耦合至晶体管Q1控制极的滤波电路(R10、C11)及耦合至晶体管Q4 控制极的滤波电路(R20、C12)的时间特性进行设置，以使得可以使得在漏电故障信号的影响下，晶体管Q1先于Q4导通，进而形成电流回路 L-K1-D1-SOL1-Q1-N，线圈SOL1生成磁场，驱动开关RESET脱扣，断开输入端与输出端之间的电力连接。

当周期性的自检过程无法完成(譬如，漏电检测功能丧失)时，自检模块2中的处理器U2将持续输出高电位，并通过二极管D5输出自检故障信号，使得晶体管Q4导通，形成电流回路L-K1-D1-SOL1-SOL2-Q4-N，使得线圈SOL1、SOL2生成磁场，驱动开关RESET脱扣，断开输入端与输出端之间的电力连接。

当线圈SOL1断路时，晶体管Q2的控制极断电(处于截止状态)，节点A的电位升高，通过二极管D8、D7使晶体管Q3、Q4导通，进而形成电流回路L-K1-D1-Q3-SOL2-Q4-N。线圈SOL2生成磁场，驱动开关RESET 脱扣，断开输入端与输出端之间的电力连接。

当晶体管Q1产生故障(譬如，断路)时，如果漏电检测模块1输出漏电故障信号，将通过D4、R20给C12充电，使晶体管Q4导通，形成电流回路L-K1-D1-SOL1-SOL2-Q4-N，线圈SOL1、SOL2生成磁场，驱动开关 RESET脱扣，断开输入端与输出端之间的电力连接。

当晶体管Q1短路时，形成电流回路L-K1-D1-SOL1-N，线圈SOL1生成磁场，驱动开关RESET脱扣，断开输入端与输出端之间的电力连接。

在该实施方式中，无论晶体管Q1断路或短路，线圈SOL1和/或SOL2 均能够驱动开关RESET脱扣。当晶体管Q1正常工作时，由于滤波电路 (R10、C11)大于滤波电路(R20、C12)的时间特性，因此，在此情形下，晶体管Q4则受控于自检故障信号。

图4为依据本申请第三实施例的漏电保护装置的电路原理图。

如图4所示，第二线圈SOL2一端与电源端耦合连接，晶体管Q3与第二线圈SOL2串联。晶体管Q2的控制极与第一线圈SOL1耦合，第一极耦合至电源端和晶体管Q3，第二极耦合接地。可以理解的，晶体管Q2可以通过二极管D8和/或电阻与晶体管Q3耦合。

下面对图4中的漏电保护装置的工作流程进行阐述。

压下RESET，接通电源，产品正常工作。

当漏电检测模块1通过二极管D4输出漏电故障信号(对应于真实漏电流信号)或自检测模块通过D5输出自检故障信号时，晶体管Q1导通，形成电流回路L-K1-D1-SOL1-Q1-N，线圈SOL1生成磁场，驱动开关RESET 脱扣，断开输入端与输出端之间的电力连接。

当线圈SOL1断路时，晶体管Q2的控制极断电(截止)，节点A的电位升高，通过二极管D8使晶体管Q3导通，形成L-K1-D1-Q3-SOL2-N电流回路，线圈SOL2生成磁场，驱动开关RESET脱扣，断开输入端与输出端之间的电力连接。

图5为依据本申请第四实施例的漏电保护装置的电路原理图。

如图所示，线圈SOL1与线圈SOL2可以分别或一起控制脱扣模块4。晶体管Q3与线圈SOL1并联，晶体管Q4与线圈SOL2以及Q1并联。因此，当SOL1损坏时，使得晶体管Q3导通，也可以由线圈SOL2来使得开关RESET脱扣。

下面对图5中的漏电保护装置的工作流程进行阐述。

压下RESET，接通电源，产品正常工作。

当漏电检测模块1通过二极管D4输出漏电故障信号(对应于真实漏电流信号)或自检测模块通过二极管D5输出自检故障信号时，通过对滤波电路(R10、C11)、滤波电路(R20、C12)进行设置，可以使得晶体管Q1 先于Q4导通，进而形成L-K1-D1-SOL1-SOL2-Q1-N电流回路，线圈SOL1、 SOL2生成磁场，驱动开关RESET脱扣，断开输入端与输出端之间的电力连接。

当线圈SOL1断路时，晶体管Q2的控制极断电，A点电位升高，通过二极管D8使Q3导通。如果出现漏电故障信号和/或自检故障信号，形成电流回路L-K1-D1-Q3-SOL2-Q1-N，线圈SOL2生成磁场，驱动开关RESET 脱扣，断开输入端与输出端之间的电力连接。

当线圈SOL2断路时，如果出现漏电故障信号和/或自检故障信号，将持续向晶体管Q1、Q4的控制极提供高电位，由于SOL2断路，因此，形成电流回路L-K1-D1-SOL1-Q4-N，线圈SOL1生成磁场，驱动开关RESET脱扣，断开输入端与输出端之间的电力连接。

类似地，当晶体管Q1断路时，如果出现漏电故障信号和/或自检故障信号，同样会形成电流回路L-K1-D1-SOL1-Q4-N，线圈SOL1生成磁场，驱动开关RESET脱扣，断开输入与输出的电力连接。

当晶体管Q1短路时，形成电流回路L-K1-D1-SOL1-SOL2-N，线圈SOL1、SOL2生成磁场，将驱动开关RESET脱扣，断开输入与输出的电力连接。

虽然上述以晶体管为例进行了阐述，可以理解的是，晶体管也可以是其他类型的半导体元件，譬如，可控硅、三极管、MOS管、光电耦、继电器等其它可控的开关元件。

图6A、6B分别示出了依据本申请实施例的电连接设备和用电器的架构图。

如图所示，电连接设备61包括：壳体611以及容纳于该壳体中的漏电保护装置(未示出)，其中，该壳体上开设有通孔，以使得对应于开关RESET 的第一按键和对应于测试开关TEST的第二按键通过。用电器62包括负载电器621和电连接设备61，其中，该电连接设备耦合在主干线路和负载电器之间，以向负载电器供电。

因此，虽然参照特定的示例来描述了本申请，其中这些特定的示例仅仅旨在是示例性的，而不是对本申请进行限制，但对于本领域普通技术人员来说显而易见的是，在不脱离本申请的精神和保护范围的基础上，可以对所公开的实施例进行改变、增加或者删除。

Claims (21)

1.一种漏电保护装置，其特征在于，包括：

漏电检测模块，用于检测主干线路上的漏电流信号，进而输出漏电故障信号；

自检模块，用于周期性地生成模拟漏电流信号，当所述漏电检测模块发生故障时，所述自检模块输出自检故障信号；

脱扣模块，其包括：

开关(RESET)，耦合在输入端与输出端之间；

第一线圈(SOL1)，用于驱动所述开关以控制所述输入端与所述输出端之间的电力连接；

驱动模块，用于在所述漏电故障信号和/或所述自检故障信号的影响下，驱动所述脱扣模块以断开所述电力连接；

脱扣检测模块，配置为当检测到所述第一线圈产生断路时，生成线圈故障信号，以使得所述开关断开所述电力连接。

2.如权利要求1所述的漏电保护装置，其特征在于，所述脱扣检测模块包括：

第二线圈(SOL2)；

第一半导体元件(Q3)，其第一极耦合至所述主干线路，第二极耦合至所述第二线圈，控制极用于接收所述线圈故障信号，其中，所述第一半导体元件(Q3)响应于所述线圈故障信号以使得所述第二线圈驱动所述开关以断开所述电力连接。

3.如权利要求2所述的漏电保护装置，其特征在于，所述脱扣检测模块包括：

第二半导体元件(Q2)，其控制极耦合至所述第一线圈，第一极耦合至所述第一半导体元件(Q3)的控制极以提供所述线圈故障信号，第二极耦合至地电位。

4.如权利要求3所述的漏电保护装置，其特征在于，所述第二半导体元件(Q2)的第一极通过第一二极管(D8)和/或第一电阻耦合至所述第一半导体元件(Q3)的控制极。

5.如权利要求3所述的漏电保护装置，其特征在于，所述驱动模块还包括：

第三半导体元件(Q1)，其第一级耦合至所述第一线圈，第二极耦合到地电位，控制极用于接收于所述漏电故障信号和/或所述自检故障信号。

6.如权利要求5所述的漏电保护装置，其特征在于，所述脱扣检测模块还包括：

第四半导体元件(Q4)，其第一极耦合至所述第二线圈，第二极耦合至地电位，控制极耦合至所述第二半导体元件(Q2)的第一极以接收所述线圈故障信号，

其中，所述第一线圈与所述第二线圈串联耦合，并且所述第一半导体元件(Q3)与所述第一线圈并联耦合。

7.如权利要求6所述的漏电保护装置，其特征在于，

所述第三半导体元件(Q1)的控制极经由第一滤波电路(R10、C11)接收所述漏电故障信号，并且通过第二滤波电路(R20、C12)耦合到所述第四半导体元件(Q4)的控制极，

所述第四半导体元件(Q4)的控制极还经由所述第二滤波电路接收所述自检故障信号和所述漏电故障信号，其中，所述第一滤波电路的时间特性大于所述第二滤波电路的时间特性。

8.如权利要求6所述的漏电保护装置，其特征在于，

所述第三半导体元件(Q1)的控制极通过第三二极管(D4)和/或第三电阻耦合到所述第四半导体元件(Q4)的控制极。

9.如权利要求6所述的漏电保护装置，其特征在于，所述第一至第四半导体元件中的任意一个选自于以下项：

可控硅、双极型晶体管、场效应晶体管、光电耦合元件以及继电器。

10.如权利要求1所述的漏电保护装置，其特征在于，

所述漏电检测模块包括漏电检测线圈(CT1)和第一处理器(U1)，其中，所述第一处理器(U1)基于由所述漏电检测线圈(CT1)检测到的漏电流信号生成所述漏电故障信号；

所述自检模块包括第二处理器(U2)以周期性地生成所述模拟漏电流信号，并且当所述漏电检测模块发生故障时，所述第二处理器(U2)生成所述自检故障信号。

11.如权利要求10所述的漏电保护装置，其特征在于，

所述第一处理器(U1)和所述第二处理器(U2)被封装在同一个处理器中。

12.一种漏电保护装置，其特征在于，包括：

漏电检测模块，用于检测主干线路上的漏电流信号，进而输出漏电故障信号；

自检模块，用于周期性地生成模拟漏电流信号，当所述漏电检测模块发生故障时，所述自检模块输出自检故障信号；

开关(RESET)，耦合在输入端与输出端之间；

驱动控制模块，用于在所述漏电故障信号和/或所述自检故障信号的影响下，驱动所述开关以断开所述输入端与所述输出端之间的电力连接，其中，所述驱动控制模块包括：

第一线圈(SOL1)；

第二线圈(SOL2)，其串联耦合至所述第一线圈，

其中，所述驱动控制模块配置为当检测到所述第一线圈和所述第二线圈中的一个线圈产生故障时，生成线圈故障信号，以使得另一个线圈驱动所述开关以断开所述电力连接。

13.如权利要求12所述的漏电保护装置，其特征在于，还包括：

第三半导体元件(Q1)，其串联耦合至所述第二线圈；

第一半导体元件(Q3)，其串联耦合至所述第二线圈，并且与所述第一线圈并联耦合，其中，所述第一半导体元件的控制极用于接收所述线圈故障信号；以及

第四半导体元件(Q4)，其串联耦合至所述第一线圈(SOL1)，并且与所述第二线圈(SOL2)并联，

其中，所述第三半导体元件与所述第四半导体元件受控于所述漏电故障信号和/或所述自检故障信号。

14.如权利要求13所述的漏电保护装置，其特征在于，还包括：

第二半导体元件(Q2)，其控制极耦合至所述第一线圈(SOL1)，第一极耦合至所述第一半导体元件(Q3)的控制极以提供所述线圈故障信号，第二极耦合至地电位。

15.如权利要求14所述的漏电保护装置，其特征在于，

所述第二半导体元件(Q2)的第一极通过第一二极管(D8)和/或电阻耦合至所述第一半导体元件(Q3)的控制极。

16.如权利要求13所述的漏电保护装置，其特征在于，

所述第三半导体元件(Q1)的控制极经由第一滤波电路(R10、C11)接收所述漏电故障信号和所述自检故障信号，

所述第四半导体元件(Q4)的控制极经由第二滤波电路(R20、C12)接收所述漏电故障信号和所述自检故障信号，

其中，所述第一滤波电路的时间特性大于所述第二滤波电路的时间特性。

17.如权利要求12所述的漏电保护装置，其特征在于，

所述漏电检测模块包括漏电检测线圈(CT1)和第一处理器(U1)，其中，所述第一处理器(U1)基于由所述漏电检测线圈(CT1)检测到的漏电流信号生成所述漏电故障信号；

所述自检模块包括第二处理器(U2)以周期性地生成所述模拟漏电流信号，并且当所述漏电检测模块发生故障时，所述第二处理器(U2)生成所述自检故障信号。

18.如权利要求17所述的漏电保护装置，其特征在于，所述第一处理器(U1)和所述第二处理器(U2)被封装在同一个处理器中。

19.如权利要求14所述的漏电保护装置，其特征在于，所述第一至第四半导体元件中的任意一个选自于以下项：

可控硅、双极型晶体管、场效应晶体管、光电耦合元件以及继电器。

20.一种电连接设备，其特征在于，包括：

壳体；

如权利要求1-19任一项所述的漏电保护装置，其容纳于所述壳体中。

21.一种用电器，其特征在于，包括：

负载电器；

电连接设备，其耦合在主干线路和所述负载电器之间，以向所述负载电器供电，其中，所述电连接设备包括如权利要求1至19中任一项所述的漏电保护装置。

Images