CN210835669U - 一种开机配置和接口配置切换的电路及片上系统 - Google Patents

Abstract

本申请公开了一种开机配置和接口配置切换的电路及片上系统，涉及电子电路技术领域。其中，该电路包括：第一三极管和第二三极管。所述第一三极管的基极连接所述控制芯片的控制管脚。所述第一三极管的发射极接地，所述第一三极管的集电极连接所述第二三极管的基极。所述第二三极管的发射极连接电源；所述第二三极管的集电极连接冲突上拉端。所述冲突上拉端通过第一电阻接地，所述冲突上拉端与所述待配置的管脚连接。控制芯片在开机时和正常工作时给所述控制管脚不同的电平。利用本申请提供的开机配置和接口配置切换的电路及片上系统，能够在芯片启动后实现开机配置与接口配置的切换，以使芯片的管脚可以正常工作。

Description

一种开机配置和接口配置切换的电路及片上系统

技术领域

本申请涉及电子电路技术领域，特别是涉及一种开机配置和接口配置切换的电路及片上系统。

背景技术

SoC(System on Chip，系统级芯片，又称片上系统)为由多个具有特定功能的集成电路组合在一个芯片上形成的系统或产品，其中包含完整的硬件系统及其承载的嵌入式软件。目前在性能和功耗敏感的终端芯片领域，SoC已占据主导地位。

在使用SoC时，为满足SoC的启动需求，需要对SoC的待配置的管脚进行开机配置，即在SoC启动时需要对待配置的管脚进行上拉或下拉的操作，以实现启动配置选择。

但对于开机配置时需要配置为低，而进行端口功能输出即接口配置时又需要上拉的管脚则产生了冲突，导致该管脚可能无法正常工作。

实用新型内容

基于上述问题，本申请提供了一种开机配置和接口配置切换的电路及片上系统，能够在芯片启动后实现开机配置与接口配置的切换，以使芯片的管脚可以正常工作。

本申请提供了一种开机配置和接口配置切换的电路，应用于控制芯片的待配置的管脚；

包括：第一三极管和第二三极管；

所述第一三极管的基极连接所述控制芯片的控制管脚；所述第一三极管的发射极接地，所述第一三极管的集电极连接所述第二三极管的基极；

所述第二三极管的发射极连接电源；所述第二三极管的集电极连接冲突上拉端；

所述冲突上拉端通过第一电阻接地，所述冲突上拉端与所述待配置的管脚连接；

所述控制芯片在开机时和正常工作时给所述控制管脚不同的电平。

可选的，所述第一三极管为NPN管，所述第二三极管为PNP管。

可选的，所述控制芯片给所述控制管脚输出高电平时，所述冲突上拉端实现上拉；

所述控制芯片给所述控制管脚输出低电平时，所述冲突上拉端实现下拉。

可选的，该电路还包括：第二电阻；

所述第二电阻连接在所述第二三极管的基极和发射极之间。

可选的，该电路还包括：第三电阻；

所述第三电阻连接在所述第一三极管的集电极和所述第二三极管的基极之间。

可选的，所述第二电阻的阻值是第三电阻的阻值的10倍。

可选的，该电路还包括：第四电阻；

所述第四电阻连接在所述第一三极管的基极和发射极之间。

可选的，该电路还包括：第五电阻；

所述第五电阻连接在所述第一三极管的基极和所述控制芯片的控制管脚之间。

可选的，所述第四电阻的阻值为所述第五电阻的阻值的10倍。

本申请实施例还提供了一种片上系统，包括：控制芯片和以上任一实现方式所述的至少一个电路；

每个所述电路连接在所述控制芯片的一个控制管脚和需要解决冲突的冲突上拉端之间。

相较于现有技术，本申请至少具有以下有益效果：

本申请提供的开机配置和接口配置切换的电路，包括第一三极管和第二三极管。其中，第一三极管的基极连接控制芯片的控制管脚，第一三极管的发射极接地，第一三极管的集电极连接第二三极管的基极。第二三极管的发射极连接电源，第二三极管的集电极连接冲突上拉端。冲突上拉端通过第一电阻接地，冲突上拉端与待配置的管脚连接控制芯片在开机时和正常工作时给控制管脚不同的电平，通过控制第一三极管和第二三极管形成复合三极管的导通状态，实现对冲突上拉端电平的上拉或下拉，进而控制待配置的管脚实现上拉和下拉之间的切换。

综上所述，利用本申请提供的电路，能够在芯片启动后实现管脚的开机配置与接口配置的切换，以使芯片的管脚可以正常工作。并且由于开机配置完成后，通过配置芯片自身的管脚的输出电平实现对待控制的管脚的上拉切换，避免使用其他外围控制器件，因此该电路结构简单，成本低。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种开机配置和接口配置切换的电路的示意图；

图2为本申请实施例提供的另一种开机配置和接口配置切换的电路的示意图；

图3为本申请实施例提供的开机配置和接口配置切换的电路的应用场景示意图；

图4为本申请实施例提供的常态上拉/下拉的电路图；

图5为本申请实施例提供的开机配置和接口配置均为上拉的电路图；

图6为本申请实施例提供的开机配置为下拉而接口配置为上拉的电路图；

图7为本申请实施例提供的片上系统的示意图。

具体实施方式

在使用SoC时，为满足SoC的启动需求，需要对SoC的待配置的管脚进行开机配置，即在SoC启动时需要对待配置的管脚进行上拉或下拉的操作，但对于开机配置时需要配置为低，而进行端口功能输出即接口配置时又需要上拉的管脚则产生了冲突，导致该管脚可能无法正常工作。

为了解决以上技术问题，本申请提供了一种开机配置和接口配置切换的电路及片上系统，能够在芯片启动后实现管脚的上拉，实现开机配置与接口配置的切换，以使芯片的管脚可以正常工作，并且电路结构简单，成本低。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

可以理解的是，本申请中的“第一”、“第二”等词仅是为了方便描述，并不构成对于本申请的限定。

实施例一：

本申请实施例提供了一种开机配置和接口配置切换的电路，可以应用于控制芯片的待配置的管脚，该待配置管脚在开机配置与接口配置时要求的电平不一致，下面结合附图具体说明。

参见图1，该图为本申请实施例提供的一种开机配置和接口配置切换的电路的示意图。

该电路包括：第一三极管Q1和第二三极管Q2。

第一三极管Q1和第二三极管Q2形成复合三极管，用于对突上拉端103电压的开关控制。

其中，第一三极管Q1的基极连接控制芯片101的控制管脚101a，第一三极管Q1的发射极接地，第一三极管Q1的集电极连接第二三极管Q2的基极。

第二三极管Q2的发射极连接电源102，所第二三极管Q2的集电极连接冲突上拉端103。

冲突上拉端103通过第一电阻R1接地。冲突上拉端103与控制芯片的待配置的管脚101b连接。

控制芯片101在开机时和正常工作时给控制管脚101a不同的电平。

下面具体说明该电路的工作原理。

以第一三极管Q1为NPN管，第二三极管Q2为PNP管为例进行说明。

当控制芯片101在开机时进行开机配置，控制芯片101给控制管脚101a低电平，此时第一三极管Q1和第二三极管Q2形成的复合三极管处于关闭状态，以使电源102和冲突上拉端103断开。冲突上拉端103通过第一电阻R1接地，此时冲突上拉端103为低电平。

因此与冲突上拉端103连接的各待配置的管脚也相应为低电平，即实现了开机配置时的下拉。

控制芯片101完成启动后，当控制芯片101在正常工作时进行接口配置，控制芯片101给控制管脚101a高电平，此时第一三极管Q1和第二三极管Q2形成的复合三极管处于导通状态，以使电源102和冲突上拉端103连接，进而拉高了冲突上拉端103电平。

实际应用中，电源102为高电平，例如电源102电压为3.3V，以复合三极管的压降Vce为0.1V为例，此时冲突上拉端103电压为3.3V-0.1V＝3.2V，因此也为高电平。

此时与冲突上拉端103连接的各待配置的管脚也相应为高电平，即实现了接口配置时的上拉。

此时控制芯片的各待配置的管脚实现了电平的切换，进而配置后的各管脚可以正常工作。

实际应用中，为了实现各待配置的管脚由低电平向高电平的切换，控制管脚在选择时可以优先选择在开机配置时默认为低电平的管脚。

可以理解的是，以上说明实现了各待配置的管脚由下拉向上拉的切换过程，实际应用中也可以实现各待配置的管脚由上拉向下拉的切换过程，下面具体说明。

当控制芯片101进行在开机时进行开机配置，控制芯片101给控制管脚101a高电平，此时复合三极管处于导通状态，以使电源102和冲突上拉端103导通，冲突上拉端103为高电平。

因此与冲突上拉端103连接的各待配置的管脚也相应为高电平，即实现了开机配置时的上拉。

控制芯片101完成启动后，控制芯片101在正常工作时进行接口配置，控制芯片101给控制管脚101a低电平。此时第一三极管Q1和第二三极管Q2形成的复合三极管处于断开状态，以使电源102和冲突上拉端103断开。冲突上拉端103通过第一电阻R1接地，此时冲突上拉端103为低电平。

因此与冲突上拉端103连接的各待配置的管脚也相应为低电平，即实现了接口配置时的下拉，完成了各待配置的管脚的切换，进而配置后的各管脚可以正常工作。

实际应用中，为了实现各待配置的管脚由高电平向低电平的切换，控制管脚在选择时可以优先选择在开机配置时默认为高电平的管脚。

综上所述，利用本申请实施例提供的电路，能够在芯片启动后实现开机配置与接口配置的切换，以使芯片的管脚可以正常工作。并且由于开机配置完成后，通过配置芯片自身的管脚的输出电平实现对待控制的管脚的上拉切换，避免了使用外围控制器件，因此该电路结构简单，成本低，控制方便，易于掌握及分析。

实施例二：

下面结合具体的电路结构与应用场景说明该开机配置和接口配置切换的电路的工作原理。

参见图2，为本申请实施例提供的一种开机配置和接口配置切换的电路的示意图

本申请实施例提供的电路还包括：第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5。

其中，第二电阻R2连接在第二三极管Q2的基极和发射极之间。

第三电阻R3连接在第一三极管Q1的集电极和第二三极管Q2的基极之间。

第四电阻R4连接在第一三极管Q1的基极和发射极之间。

第五电阻R5连接在第一三极管Q1的基极和控制芯片的控制管脚101a之间。

在一种可能的实现方式中，第二电阻R2的阻值是第三电阻R3的阻值的10倍，第四电阻R4的阻值为第五电阻R5的阻值的10倍，例如第三电阻R3和第五电阻R5的阻值可以为4.7Kohm，此时第二电阻R2和第四电阻R4的阻值为47Kohm。

实际应用中，以上第二电阻R2、第三电阻R3、第四电阻R4及第五电阻R5的阻值和倍数关系还可以根据实际情况进行调整，本申请实施例不作具体限定。

电源102为P3V3，输出电压为3.3V，输出电压用于负载IO及管脚的上拉。

冲突上拉端103为BFG_3V3，用于进行开机配置与接口配置冲突的接口的上拉和下拉的切换。

第一三极管Q1和第二三极管Q2形成复合三极管Q001用于进行BFG_3V3电压的开关控制。

控制管脚101a的控制信号为BFG_SOC，负责控制控制复合三级管Q001的导通状态以及BFG_3V3的开启与关闭。

详细描述过程如下：

参见图3，该图为本申请实施例提供的开机配置和接口配置切换的电路的应用场景示意图。

由于实际应用中，SoC的管脚数量较多，本申请实施例在此仅选取部分管脚进行说明。图中虚线表示进行管脚的开机配置与接口配置的切换时的连接状态。

参见图4，该图为本申请实施例提供的常态上拉/下拉的电路图。

RCON[0]与RCON[1]为常态下拉管脚，RCON[2]为常态上拉管脚，R001和R002为下拉电阻，R007为上拉电阻。

参见图5，该图为本申请实施例提供的开机配置和接口配置均为上拉的电路图。

RCON[5]、RCON[6]与RCON[25]为开机配置和接口配置均为上拉的管脚，R0014、R006和R009为上拉电阻。

参见图6，该图为本申请实施例提供的开机配置为下拉而接口配置为上拉的电路图。

RCON[3]、RCON[4]、RCON[11]与RCON[18]为开机配置为下拉而接口配置为上拉的管脚。R003、R005、R008和R0010为上拉电阻。

BFG_SOC信号为控制信号，其在开机配置阶段为低电平，BFG_3V3无输出，因此可以选择有下拉电阻，同时在配置阶段为低电平的RCON[0]作为控制管脚。

BFG_SOC信号接至RCON[0]，在开机配置阶段RCON[0]为低电平，使复合三极管Q001处于关闭状态，BFG_3V3被第一电阻R1(4.7Kohm)拉低。相应连接BFG_3V3管脚被拉低，拉低阻抗以UART0_RXD_RCON[3]为例计算：R1+R003＝4.7Kohm+4.7Kohm＝9.4Kohm，处于下拉状态，为低电平。

开机完成后，SoC控制RCON[0]管脚至高电平，GPIO寄存器写“1”，使复合三极管Q001处于打开状态，BFG_3V3与P3V3连接，BFG_3V3的电压为P3V3减去复合三极管Q001的压降Vce，以Vce为0.1V为例，则P3V3-Vce＝3.3V-0.1V＝3.2V，进而实现上拉功能，以UART0_RXD_RCON[3]为例，上拉电阻为R003＝4.7Kohm。完成开机配置和接口配置的切换，因此各管脚可正常工作。

综上所述，利用本申请实施例提供的电路，能够在芯片启动后实现开机配置与接口配置的切换，以使芯片的管脚可以正常工作。由于开机配置完成后，通过配置芯片自身的管脚的输出电平实现对待控制的管脚的上拉切换，控制灵活，并且在开机配置完成之前，芯片不能进行接口配置，确保安全可靠，还避免了使用外围控制器件，因此该电路结构简单，成本低，控制方便，易于掌握及分析。

实施例三：

基于以上实施例提供的开机配置和接口配置切换的电路，本申请实施例还提供了一种片上系统，下面结合附图具体说明。

参见图7，该图为本申请实施例提供的片上系统的示意图。

该片上系统700包括：控制芯片101和开机配置和接口配置切换的电路701。

开机配置和接口配置切换的电路701连接在控制芯片101的一个控制管脚101a和需要解决冲突的冲突上拉端之间。关于开机配置和接口配置切换的电路701的说明可以参见以上实施例的说明，本实施例在此不再赘述。

本申请实施例提供的片上系统包括了开机配置和接口配置切换的电路，该电路包括第一三极管和第二三极管。其中，第一三极管的基极连接控制芯片的控制管脚，第一三极管的发射极接地，第一三极管的集电极连接第二三极管的基极。第二三极管的发射极连接电源，第二三极管的集电极连接冲突上拉端。冲突上拉端通过第一电阻接地，冲突上拉端与待配置的管脚连接控制芯片在开机时和正常工作时给控制管脚不同的电平，通过控制第一三极管和第二三极管形成复合三极管的导通状态，实现对冲突上拉端电平的上拉或下拉，进而控制待配置的管脚实现上拉和下拉之间的切换。

综上所述，利用本申请实施例提供的片上系统，能够在芯片启动后实现开机配置与接口配置的切换，以使芯片的管脚可以正常工作。由于开机配置完成后，通过配置芯片自身的管脚的输出电平实现对待控制的管脚的上拉切换，控制灵活，并且在开机配置完成之前，芯片不能进行接口配置，确保安全可靠，还避免了使用外围控制器件，成本低，控制方便，易于掌握及分析。

以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制。虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种开机配置和接口配置切换的电路，其特征在于，应用于控制芯片的待配置的管脚；

包括：第一三极管和第二三极管；

所述第一三极管的基极连接所述控制芯片的控制管脚；所述第一三极管的发射极接地，所述第一三极管的集电极连接所述第二三极管的基极；

所述第二三极管的发射极连接电源；所述第二三极管的集电极连接冲突上拉端；

所述冲突上拉端通过第一电阻接地，所述冲突上拉端与所述待配置的管脚连接；

所述控制芯片在开机时和正常工作时给所述控制管脚不同的电平。

2.根据权利要求1所述的电路，其特征在于，所述第一三极管为NPN管，所述第二三极管为PNP管。

3.根据权利要求1或2所述的电路，其特征在于，所述控制芯片给所述控制管脚输出高电平时，所述冲突上拉端实现上拉；

所述控制芯片给所述控制管脚输出低电平时，所述冲突上拉端实现下拉。

4.根据权利要求3所述的电路，其特征在于，还包括：第二电阻；

所述第二电阻连接在所述第二三极管的基极和发射极之间。

5.根据权利要求4所述的电路，其特征在于，还包括：第三电阻；

所述第三电阻连接在所述第一三极管的集电极和所述第二三极管的基极之间。

6.根据权利要求5所述的电路，其特征在于，所述第二电阻的阻值是第三电阻的阻值的10倍。

7.根据权利要求3所述的电路，其特征在于，还包括：第四电阻；

所述第四电阻连接在所述第一三极管的基极和发射极之间。

8.根据权利要求7所述的电路，其特征在于，还包括：第五电阻；

所述第五电阻连接在所述第一三极管的基极和所述控制芯片的控制管脚之间。

9.根据权利要求8所述的电路，其特征在于，所述第四电阻的阻值为所述第五电阻的阻值的10倍。

10.一种片上系统，其特征在于，包括：控制芯片和权利要求1-9任一项所述的至少一个电路；

每个所述电路连接在所述控制芯片的一个控制管脚和需要解决冲突的冲突上拉端之间。

Images