CN210776241U - 一种信号设备的三取二安全输入电路 - Google Patents
一种信号设备的三取二安全输入电路 Download PDFInfo
- Publication number
- CN210776241U CN210776241U CN201920565798.2U CN201920565798U CN210776241U CN 210776241 U CN210776241 U CN 210776241U CN 201920565798 U CN201920565798 U CN 201920565798U CN 210776241 U CN210776241 U CN 210776241U
- Authority
- CN
- China
- Prior art keywords
- fpga1
- fpga3
- fpga2
- input circuit
- fpga4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本实用新型公开了一种信号设备的三取二安全输入电路，包括FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，输入采样信息经FPGA1、FPGA2和FPGA3到外部MPU，由3块MPU板完成对输入信息的表决。本实用新型的硬件和软件架构可以应用到三取二的输出板上；其输入原理可以应用到其它安全相关的二乘二取二架构上；输入电路采用标准VME总线，具有标准VME总线所具有的优点。
Description
技术领域
本实用新型属于轨道交通信号的技术领域，具体涉及一种信号设备的三取二安全输入电路。
背景技术
城市轨道信号设备对RAMS有着最高的要求，其中安全性指标明确规定为信号系统安全设备导向危险侧的概率为10E-9/h≤概率指标<10E-8/h(h为行车小时)，为了达到这个指标，各信号设备厂家采用各种硬件和软件的冗余措施，其中最常用的方法是三取二或二乘二取二。
如果采用三取二方式来实现，不仅要在硬件上从主机、输入、输出和通信每一个环节上要采用三取二，而且要在软件上从逻辑、输入和输出都需要采用三取二的冗余。既有的三取二系统通常只在主机上硬件和软件采用三取二措施，没有在系统的每一个环节上采用三取二措施，因此很难保证信号安全设备的需要。
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术的不足，提供一种信号设备的三取二安全输入电路。
为实现上述技术目的，本实用新型采取的技术方案为：
一种信号设备的三取二安全输入电路，包括FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，输入采样信息经FPGA1、FPGA2和FPGA3到外部MPU，由3块MPU板完成对输入信息的表决，注意在输入板卡中FPGA4不对FPGA1～FPGA3的采样信息进行表决。
为优化上述技术方案，采取的具体措施还包括：
上述的三取二安全输入电路还包括采集模块共有32路采集电路，每路完成一个外部继电器开关状态的采集，采集电路具有内在式故障-安全的特性。
上述的FPGA1、FPGA2和FPGA3负责：固定周期内收集FPGA4产生的采集脉冲，判定外部继电器的开关状态；输入采集数据的滤波；将判定结果放入特定寄存器，供外部设备通过VME读取。
上述的FPGA4模块负责：采集脉冲、轮询信号的产生；FPGA1、FPGA2、FPGA3和FPGA4的电源管理、温控管理、自关断功能管理；控制LED显示采集电路状态、管理槽位识别功能。
上述的VME总线是通过VME总线收发器芯片来实现VME通讯，所述芯片型号为VMEH22501。
上述的VME总线用于实现所述三取二安全输入电路和外部设备之间的数据传输，所述数据传输采用打包方式，包括32通道采集信息、32通道故障信息、本板自诊断信息、板ID及槽位号及32位CRC校验。
本实用新型具有以下有益效果：
1、输入板硬件采用三取二。采用三块FPGA和三条总线和主板接口，通过FPGA4进行板卡的管理；
2、本发明的硬件和软件架构可以应用到三取二的输出板上；
3、本发明的输入原理可以应用到其它安全相关的二乘二取二架构上；
4、输入电路采用标准VME总线，具有标准VME总线所具有的优点。
附图说明
图1是本实用新型的实施例结构框图；
图2是本实用新型的电源管理、热插拔功能框图。
具体实施方式
以下结合附图对本实用新型的实施例作进一步详细描述。
如图1所示，本实用新型的一种信号设备的三取二安全输入电路，输入单元内有FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，输入采样信息经FPGA1、FPGA2和FPGA3到外部MPU，由3块MPU板完成对输入信息的表决，注意在输入板卡中FPGA4不对FPGA1～FPGA3的采样信息进行表决。
三取二安全输入电路由以下功能模块组成：
a)FPGA4；
b)FPGA1(含VME总线A接口)；
c)FPGA2(含VME总线B接口)；
d)FPGA3(含VME总线C接口)；
e)32路采集电路；
f)电源、温控管理、热插拔管理。
实施例中，所述三取二安全输入电路还包括采集模块共有32路采集电路，每路完成一个外部继电器开关状态的采集，采集电路具有内在式故障-安全的特性。
实施例中，FPGA1、FPGA2和FPGA3负责：固定周期内收集FPGA4产生的采集脉冲，判定外部继电器的开关状态；输入采集数据的滤波；将判定结果放入特定寄存器，供外部设备通过VME读取。
实施例中，FPGA4模块负责：采集脉冲、轮询信号的产生；FPGA1、FPGA2、FPGA3和FPGA4的电源管理、温控管理、自关断功能管理；控制LED显示采集电路状态、管理槽位识别功能。
实施例中，VME总线是通过VME总线收发器芯片来实现VME通讯，所述芯片型号为VMEH22501。
VMEH22501的主要特性如下：
a)完全兼容VME64协议；
b)总线收发器分割端口，提供一个反馈路径给控制和诊断监控；
c)支持热插拔；
d)接口兼容5V TTL电平；
实施例中，VME总线主要是实现所述三取二安全输入电路和外部设备之间的数据传输，所述三取二安全输入电路内由3个FPGA分别实现3套独立VME总线，外部设备控制VME总线对相关寄存器进行读写。FPGA1/2/3判定外部继电器触点状态及故障信息后存入特定寄存器中，DI板自诊断信息、板ID号、所在槽位号，也都存入对应的寄存器中，外部设备通过相对应VME总线可读取这些寄存器。
所述数据传输采用打包方式，包括32通道采集信息、32通道故障信息、本板自诊断信息、板ID及槽位号及32位CRC校验。
电源、温控、热插拔管理模块为保证三取二安全输入电路可靠工作提供保障。
三取二安全输入电路初始加电后(安全计算机整机系统上电或DI板热插入机箱)，热插拔管理功能首先提供FPGA4加电，FPGA4加载代码完成自检通过后，由FPGA4再给FPGA1/2/3上电，FPGA1/2/3加载代码完成自检，接着开放VME应答，外部设备通过VME接口写入滤波参数到FPAG1/2/3的特定寄存器；完成滤波参数的写入后，FPGA4使能24V电源，开始启动32路采集脉冲轮循输出；三个FPGA1/2/3并行地采集32路脉冲信号，根据是否在合理轮循周期内收到脉冲信号来判定继电器开关状态，或DI采集模块故障、内部混线故障或干扰，然后，按照轮循序号将继电器开关状态和故障信息存在对应的寄存器空间里，供外部设备通过VME读取。
如图2所示，本模块有24V和5V热插拔芯片；FPGA4可开关FPGA1/2/3以及24V电源，同时FPGA4可通过各电源的POWER_GOOD信号监测这些电源是否输出正常；当FPGA4未上电时，这些受控电源全部处于关断。通过电源控制电路，FPGA4也可关断自身电源。
以上仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，应视为本实用新型的保护范围。
Claims (4)
1.一种信号设备的三取二安全输入电路，其特征在于：包括FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，输入采样信息经FPGA1、FPGA2和FPGA3到外部MPU，由3块MPU板完成对输入信息的表决；所述三取二安全输入电路还包括采集模块共有32路采集电路，每路完成一个外部继电器开关状态的采集，采集电路具有内在式故障-安全的特性；所述FPGA1、FPGA2和FPGA3负责：固定周期内收集FPGA4产生的采集脉冲，判定外部继电器的开关状态；输入采集数据的滤波；将判定结果放入特定寄存器，供外部设备通过VME读取。
2.根据权利要求1所述的一种信号设备的三取二安全输入电路，其特征在于：所述FPGA4模块负责：采集脉冲、轮询信号的产生；FPGA1、FPGA2、FPGA3和FPGA4的电源管理、温控管理、自关断功能管理；控制LED显示采集电路状态、管理槽位识别功能。
3.根据权利要求1所述的一种信号设备的三取二安全输入电路，其特征在于：所述VME总线是通过VME总线收发器芯片来实现VME通讯，所述芯片型号为VMEH22501。
4.根据权利要求1所述的一种信号设备的三取二安全输入电路，其特征在于：所述VME总线用于实现所述三取二安全输入电路和外部设备之间的数据传输，所述数据传输采用打包方式，包括32通道采集信息、32通道故障信息、本板自诊断信息、板ID及槽位号及32位CRC校验。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920565798.2U CN210776241U (zh) | 2019-04-23 | 2019-04-23 | 一种信号设备的三取二安全输入电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920565798.2U CN210776241U (zh) | 2019-04-23 | 2019-04-23 | 一种信号设备的三取二安全输入电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210776241U true CN210776241U (zh) | 2020-06-16 |
Family
ID=71040957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920565798.2U Expired - Fee Related CN210776241U (zh) | 2019-04-23 | 2019-04-23 | 一种信号设备的三取二安全输入电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210776241U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112327147A (zh) * | 2020-09-14 | 2021-02-05 | 南京铁道职业技术学院 | 一种用于信号安全设备的输入电路 |
-
2019
- 2019-04-23 CN CN201920565798.2U patent/CN210776241U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112327147A (zh) * | 2020-09-14 | 2021-02-05 | 南京铁道职业技术学院 | 一种用于信号安全设备的输入电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103136138B (zh) | 一种芯片、芯片调试方法以及芯片与外部设备通信的方法 | |
| US8924603B2 (en) | Protocol adapter for passing diagnostic messages between a host computer and vehicle networks operating in J1939 or J1708 protocol | |
| CN104615401B (zh) | 一种基于fpga实现kvm方法 | |
| CN102508456B (zh) | 振动监视保护装置的背板总线式结构及其通信控制方法 | |
| CN110865958B (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
| US20130173751A1 (en) | Protocol adapter for passing diagnostic messages between vehicle networks and a host computer | |
| CN101937222A (zh) | 板级测试系统 | |
| CN110380911B (zh) | 一种冗余系统主备识别的方法 | |
| CN101097563A (zh) | 一种单板集中管理与控制的实现系统与方法 | |
| CN104050133B (zh) | 一种基于fpga实现dsp与pc借助pcie总线进行通信的通信装置与通信方法 | |
| CN215835412U (zh) | 车载安全计算机平台通信装置 | |
| CN102063747B (zh) | 一种can数据记录仪 | |
| CN201181474Y (zh) | 管理有多个处理器单元的高级电信计算机构架单板的装置 | |
| CN210776241U (zh) | 一种信号设备的三取二安全输入电路 | |
| CN103823785B (zh) | 一种基于dsp和cpld开发的多路arinc429数据收发电路结构 | |
| CN208188815U (zh) | Bmc模块化系统 | |
| CN102724013B (zh) | 一种光传输设备主控系统主备冗余保护的倒换方法 | |
| CN102419739A (zh) | 多主总线仲裁共享装置以及仲裁方法 | |
| CN104750057A (zh) | 样本处理流水线控制系统 | |
| CN109976489A (zh) | 一种iic总线异常情况下自动复位实现方法及系统 | |
| CN106776468B (zh) | 一种基于cpci总线的双冗余可重构星载计算机系统 | |
| US6564340B1 (en) | Fault tolerant virtual VMEbus backplane design | |
| CN209366174U (zh) | 列车安全运行监测装置 | |
| CN203658991U (zh) | 一种计算机取证系统 | |
| CN201780679U (zh) | 信号采集装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200616 Termination date: 20210423 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |