CN210693884U - 四阶全通二端口网络 - Google Patents

Abstract

本实用新型揭示了一种四阶全通二端口网络，所述四阶全通二端口网络呈镜像对称分布，其包括：感性元件L_d，电性连接于第一端口和第二端口之间；容性元件C_c及C_x，两组串联设置的容性元件C_c及C_x分别电性连接于第一端口和第一节点之间、及第二端口和第一节点之间；感性元件L_c，两个感性元件L_c对称电性连接于第一节点和第二节点之间；感性元件L_a及容性元件C_b，两组串联设置的感性元件L_a及容性元件C_b对称电性连接于第一节点和第二节点之间；感性元件L_b及容性元件C_y，感性元件L_b及容性元件C_y并联后电性连接于两组容性元件C_c及C_x之间。本实用新型的四阶全通二端口网络能够获得更优的匹配带宽、频率及时延性能。

Description

四阶全通二端口网络

技术领域

本实用新型属于网络通信技术领域，具体涉及一种四阶全通二端口网络。

背景技术

全通二端口网络主要用于模拟与射频电路系统中，主要作用是调节信号的时延特性。特别的，在宽带相控阵天线领域，由于信号带宽很宽，传统采用移相器的相控单元会使得各个通路的信号产生随频率变化的时延，无法实现精确的波束赋形。因而全通二端口网络被广泛的应用于带宽宽度要求较高的相控阵天线系统中。

传统全通网络可以利用传输线来实现，理想传输线对于信号来说是全通的，即幅度不受随频率变化的衰减，只对信号产生时延效果。然而传输线尺寸巨大，经济性较差。另一类传统时延电路网络一般采用集总元件构成的人工传输线形式，其匹配特性随频率变化而改变，匹配频率范围与构成人工传输线的基本网络单元元件值大小成反比，无法应用于超宽带、高时延的应用场景。

采用全通二端口网络作为基本单元的时延电路网络在理想情况下能够获得无限的匹配频率范围，并且其具有二阶响应形式的群延时特性能够获得更宽泛的平坦时延频率范围。但二阶全通二端口网络具有以下缺点：

采用传输线形式的，占用面积达，对工艺要求高，成本高；

常采用集总元件的人工传输线形式的，匹配带宽受限，无法扩展应用频宽；

采用二阶全通网络形式的，单位单元产生的信号时延有限，信号时延产生效率低。

因此，针对上述技术问题，有必要提供一种四阶全通二端口网络。

实用新型内容

本实用新型的目的在于提供一种四阶全通二端口网络，以解决现有技术中信号时延等问题。

为了实现上述目的，本实用新型一实施例提供的技术方案如下：

一种四阶全通二端口网络，所述四阶全通二端口网络呈镜像对称分布，其包括：

感性元件L_d，电性连接于第一端口和第二端口之间；

容性元件C_c及C_x，两组串联设置的容性元件C_c及C_x分别电性连接于第一端口和第一节点之间、及第二端口和第一节点之间；

感性元件L_c，两个感性元件L_c对称电性连接于第一节点和第二节点之间；

感性元件L_a及容性元件C_b，两组串联设置的感性元件L_a及容性元件C_b对称电性连接于第一节点和第二节点之间；

感性元件L_b及容性元件C_y，感性元件L_b及容性元件C_y并联后电性连接于两组容性元件C_c及C_x之间。

一实施例中，所述四阶全通二端口网络在奇模式和偶模式下的半结构电路包括：

偶模式下，包括串联设置的感性元件L₁及容性元件C₂、与L₁及C₂并联设置的感性元件L₃、及与L₁、C₂、L₃串联设置的容性元件C₄；

奇模式下，包括并联设置的容性元件C₁及感性元件L₂、与C₁及L₂串联设置的容性元件C₃、及与C₁、L₂、C₃并联设置的感性元件L₄；

其中，感性元件的电抗值和容性元件的电纳值满足L_a＝L₁，L_b＝2L₂，L_c＝L₃，L_d＝2L₄，C_b＝C₂，C_c＝C₃，

一实施例中，所述四阶全通二端口网络中，感性元件的电抗值和容性元件的电纳值满足：

其中，L_n为感性元件的电抗值，C_n为容性元件的电纳值，Z₀为端口匹配阻抗。

一实施例中，所述四阶全通二端口网络在奇模式和偶模式下半结构的输入阻抗Z_in,e、Y_in,o分别为：

输入阻抗Z_in,e、Y_in,o满足

其中，X₁＝ωL₁，X₂＝ωL₂，X₃＝ωL₃，X₄＝ωL₄，B₁＝ωC₁，B₂＝ωC₂，B₃＝ωC₃，B₄＝ωC₄，ω为角频率，Z₀为端口匹配阻抗。

一实施例中，所述第二节点接GND。

一实施例中，所述感性元件包括电感，容性元件包括电容。

与现有技术相比，本实用新型具有以下优点：

四阶全通二端口网络能够获得更优的匹配带宽、频率及时延性能；

四阶全通二端口网络构建方法简单，易于实施。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a、1b分别为二端口网络及其半结构的示意图；

图2a、2b分别为二阶全通二端口网络及其半结构的电路结构；

图3a、3b分别为二阶全通二端口网络在奇模式和偶模式下半结构的等效电路图；

图4为本实用新型一具体实施例中四阶全通二端口网络的电路图；

图5a、5b分别为本实用新型一具体实施例中四阶全通二端口网络在奇模式和偶模式下的半结构等效电路图；

图6为四阶全通二端口网络与二阶全通二端口网络的时延-频率特性曲线对比图。

具体实施方式

以下将结合附图所示的各实施方式对本实用新型进行详细描述。但该等实施方式并不限制本实用新型，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。

本实用新型公开了一种四阶全通二端口网络，呈镜像对称分布，其包括：

感性元件L_d，电性连接于第一端口和第二端口之间；

容性元件C_c及C_x，两组串联设置的容性元件C_c及C_x分别电性连接于第一端口和第一节点之间、及第二端口和第一节点之间；

感性元件L_c，两个感性元件L_c对称电性连接于第一节点和第二节点之间；

感性元件L_a及容性元件C_b，两组串联设置的感性元件L_a及容性元件C_b对称电性连接于第一节点和第二节点之间；

感性元件L_b及容性元件C_y，感性元件L_b及容性元件C_y并联后电性连接于两组容性元件C_c及C_x之间。

本实用新型还公开了一种四阶全通二端口网络的构建方法，包括：

S1、确定四阶全通二端口网络在奇模式和偶模式下的半结构电路；

S2、基于奇偶模式下的半结构电路综合得到四阶全通二端口网络。

为了保证全通网络两个端口的互易性，本实用新型讨论具有对称结构的全通网络结构。

本实用新型的全通二端口网络综合方法是基于奇偶模理论，针对图1a所示的对称的二端口网络，只需分析图1b中二端口网络的半结构，即可获得整个二端口网络的电学特性。

例如图2a所示为一个完整的二阶全通二端口网络，图2b为其对称平面分割后的半结构，其半结构在奇偶模式下的电路结构为：

奇模式下，对称平面接地，其等效电路为图3a所示；

偶模式下，对称平面悬空，其等效电路为图3b所示。

以下结合具体实施例对本实用新型作进一步说明。

参图4所示为本实用新型一具体实施例中四阶全通二端口网络的电路图，该网络呈镜像对称分布，两个端口(第一端口1和第二端口2)对称且互易，四阶全通二端口网络具体包括：

感性元件L_d，电性连接于第一端口1和第二端口2之间；

容性元件C_c及C_x，两组串联设置的容性元件C_c及C_x分别电性连接于第一端口1和第一节点M之间、及第二端口2和第一节点M之间；

感性元件L_c，两个感性元件L_c对称电性连接于第一节点M和第二节点N之间；

感性元件L_a及容性元件C_b，两组串联设置的感性元件L_a及容性元件C_b对称电性连接于第一节点M和第二节点N之间；

感性元件L_b及容性元件C_y，感性元件L_b及容性元件C_y并联后电性连接于两组容性元件C_c及C_x之间。

优选地，本实施例中的第二节点接GND。

本实施例中四阶全通二端口网络在奇模式和偶模式下的半结构电路包括：

参图5a所示，偶模式下，半结构电路包括串联设置的感性元件L₁及容性元件C₂、与L₁及C₂并联设置的感性元件L₃、及与L₁、C₂、L₃串联设置的容性元件C₄；

参图5b所示，奇模式下，半结构电路包括并联设置的容性元件C₁及感性元件L₂、与C₁及L₂串联设置的容性元件C₃、及与C₁、L₂、C₃并联设置的感性元件L₄。

其中，本实施例中四阶全通二端口网络和奇偶模式下半结构电路之间感性元件的电抗值和容性元件的电纳值满足下述条件：

L_a＝L₁，L_b＝2L₂，L_c＝L₃，L_d＝2L₄ (1)

C_b＝C₂，C_c＝C₃，

另外，四阶全通二端口网络中，感性元件的电抗值和容性元件的电纳值还满足：

其中，L_n为感性元件的电抗值，C_n为容性元件的电纳值，Z₀为端口匹配阻抗。

因此，本实施例中四阶全通二端口网络在奇模式和偶模式下半结构的输入阻抗Z_in,e、Y_in,o分别为：

由式(4)和式(5)可以得出：

其中，X₁＝ωL₁，X₂＝ωL₂，X₃＝ωL₃，X₄＝ωL₄，B₁＝ωC₁，B₂＝ωC₂，B₃＝ωC₃，B₄＝ωC₄，ω为角频率，Z₀为端口匹配阻抗。

式(6)为二端口网络输入阻抗的需要满足的关系，因此，图4中公开的二端口网络是一个全通网络。

本实施例中的L代表感性元件，C代表容性元件，感性元件包括电感等，容性元件包括电容等。

本实用新型还公开了一种四阶全通二端口网络的构建方法，具体包括以下步骤：

1、确定四阶全通二端口网络在奇模式和偶模式下的半结构电路。

四阶全通二端口网络在奇模式和偶模式下的半结构电路分别如图5a、5b所示，此处不再赘述。

2、基于奇偶模式下的半结构电路综合得到四阶全通二端口网络。

四阶全通二端口网络如图4所示，此处不再赘述。

3、根据式(3)确定四阶全通二端口网络中感性元件的电抗值和容性元件的电纳值。

根据式(3)可以确定图5a、5b的半结构中L_n和C_n的值，再根据式(1)和式(2)即可得出图4的网络中各元件的值。

参图6所示为本实施例中四阶全通二端口网络与二阶全通二端口网络的时延-频率特性曲线对比图，可以看出，在产生相同时延设置下，明显四阶网络获得的平坦时延频率范围远远超过二阶网络。

由以上技术方案可以看出，本实用新型具有以下有益效果：

四阶全通二端口网络能够获得更优的匹配带宽、频率及时延性能；

四阶全通二端口网络构建方法简单，易于实施。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种四阶全通二端口网络，其特征在于，所述四阶全通二端口网络呈镜像对称分布，其包括：

感性元件L_d，电性连接于第一端口和第二端口之间；

容性元件C_c及C_x，两组串联设置的容性元件C_c及C_x分别电性连接于第一端口和第一节点之间、及第二端口和第一节点之间；

感性元件L_c，两个感性元件L_c对称电性连接于第一节点和第二节点之间；

感性元件L_a及容性元件C_b，两组串联设置的感性元件L_a及容性元件C_b对称电性连接于第一节点和第二节点之间；

感性元件L_b及容性元件C_y，感性元件L_b及容性元件C_y并联后电性连接于两组容性元件C_c及C_x之间。

2.根据权利要求1所述的四阶全通二端口网络，其特征在于，所述四阶全通二端口网络在奇模式和偶模式下的半结构电路包括：

偶模式下，包括串联设置的感性元件L₁及容性元件C₂、与L₁及C₂并联设置的感性元件L₃、及与L₁、C₂、L₃串联设置的容性元件C₄；

奇模式下，包括并联设置的容性元件C₁及感性元件L₂、与C₁及L₂串联设置的容性元件C₃、及与C₁、L₂、C₃并联设置的感性元件L₄；

其中，感性元件的电抗值和容性元件的电纳值满足L_a＝L₁，L_b＝2L₂，L_c＝L₃，L_d＝2L₄，C_b＝C₂，C_c＝C₃，

3.根据权利要求2所述的四阶全通二端口网络，其特征在于，所述四阶全通二端口网络中，感性元件的电抗值和容性元件的电纳值满足：

其中，L_n为感性元件的电抗值，C_n为容性元件的电纳值，Z₀为端口匹配阻抗。

4.根据权利要求2所述的四阶全通二端口网络，其特征在于，所述四阶全通二端口网络在奇模式和偶模式下半结构的输入阻抗Z_in,e、Y_in,o分别为：

输入阻抗Z_in,e、Y_in,o满足

其中，X₁＝ωL₁，X₂＝ωL₂，X₃＝ωL₃，X₄＝ωL₄，B₁＝ωC₁，B₂＝ωC₂，B₃＝ωC₃，B₄＝ωC₄，ω为角频率，Z₀为端口匹配阻抗。

5.根据权利要求1所述的四阶全通二端口网络，其特征在于，所述第二节点接GND。

6.根据权利要求1所述的四阶全通二端口网络，其特征在于，所述感性元件包括电感，容性元件包括电容。

Images