CN210690812U

CN210690812U - 一种像素级的时间和强度数字转换电路

Info

Publication number: CN210690812U
Application number: CN201921250942.XU
Authority: CN
Inventors: 白涛; 刘小淮; 陈远金
Original assignee: China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Current assignee: China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date: 2019-08-05
Filing date: 2019-08-05
Publication date: 2020-06-05
Anticipated expiration: 2029-08-05

Abstract

本实用新型公开了一种像素级的时间和强度数字转换电路。本实用新型实现一种像素级的时间和强度数字转换电路，对于一次激光脉冲，所有的像素单元均可给出回波信号的时间信息和强度信息，在数据读出阶段，无需行列选择控制电路，各行所有像元信息被依次读出，极大提高了面阵读出电路的工作频率；代表回波信号的时间和强度的信息直接以数字格式输出，无需片上ADC进行2次量化，降低了片上系统设计的难度。

Description

一种像素级的时间和强度数字转换电路

技术领域

本实用新型涉及一种时间和强度数字转换电路，属于电路技术领域。

背景技术

激光雷达是一种可以精确快速地获取地面或大气三维空间信息的主动探测技术，可以用来进行测距测角等，因此其在军事和民用领域得到了广泛的应用。成像激光雷达分为多种工作模式，如采用单元或线列探测器的扫描成像与采用阵列探测器的非扫描成像。采用单元或线列探测器的扫描成像作用距离可以很远，但成像速率会受到一定的限制；而阵列探测器的成像速度非常快，同时克服了扫描式体积大、质量重、可靠性差的缺点，在实时性和体积要求较高的空间目标相对导航应用中起着至关重要的作用，目前已成为许多国家研究的重点和热点。

APD阵列具有全固态结构、高量子效率等特点，且可以在高增益下保持良好的信噪比。基于APD阵列的激光三维成像雷达采用激光对目标场景进行泛光照射，一次激光脉冲即可获得目标的三维图像。当APD的偏置电压低于其雪崩电压时，对入射光电子起到线性放大作用，这种工作状态称为线性模式。在线性模式下，反向电压越高，增益就越大。线性APD对输入的光电子进行等增益放大后形成连续电流，获得带有时间信息和强度信息的激光连续回波信号。

大面阵的线性APD探测器需要配套大面阵激光雷达读出电路，而目前国内激光雷达读出电路还是以分立器件或小面阵为主，分辨率及成像速率较低。当APD规模达到64×64像元甚至更大时，激光雷达读出电路只能采用单片集成的方法实现。基于标准的CMOS工艺实现大面阵激光雷达读出电路芯片，可以缩小控制系统的体积、减轻重量、降低功耗、提高抗干扰能力、增加可靠性，在实现对目标高帧频率捕获的同时获得高精度的时间分辨率。

目前大面阵三维成像激光读出电路一般只有计时测距功能，即每个像元内集成一个高精度时间数字转换电路，因此，对于一次激光脉冲，读出电路只能提取回波信号的时间信息。目前常用的提取目标回波的强度信息的手段是选取部分像素单元，在像素阵列外部通过峰值保持电路和模数转换电路进行强度量化，这是因为受限于像素单元面积，无法在每个像素单元的内部集成峰值保持电路。

实用新型内容

本实用新型所要解决的技术问题是克服现有技术的缺陷，提供一种像素级的时间和强度数字转换电路，不再受限于像素单元面积，对于一次激光脉冲，所有的像素单元均可给出回波信号的时间信息和强度信息，在数据读出阶段，无需行列选择控制电路各行所有像元的信息被依次读出，极大提高了面阵读出电路的工作频率，降低了片上系统设计的难度。

为解决上述技术问题，本实用新型采用的技术方案如下：

一种像素级的时间和强度数字转换电路，包括多个D触发器、锁存电路、双路选择电路和比较器电路；

比较器电路的反相输入端和同相输入端分别输入预设的比较器阈值电压和输入激光窄脉冲回波信号转换而成的电压信号；

其中的N个D触发器依次连接构成触发器组；计时阶段，做为计数器，记录时钟信号的个数；数据读出阶段，做为移位寄存器；

其中的M个D触发器与触发器组依次连接；计时阶段，做为存储器，存储各时钟信号相位状态；数据读出阶段，做为移位寄存器；

其余的D触发器与M个D触发器依次连接；计时阶段，做为存储器，存储激光窄脉冲回波信号的强度信息；数据读出阶段，做为移位寄存器；

锁存电路用于锁存时钟信号的相位状态以及比较器电路输出状态，并将锁存的信号存储至M个D触发器和其余的D触发器中；

双路选择电路在控制信号控制下，根据所处的计时阶段或数据读出阶段选择传输对应的一路数据。

进一步地，当控制信号CONTROL=0时，进入数据读出阶段，双路选择电路选择发送对应的一路数据，在时钟信号触发下，从所有的D触发器依次读出回波信号的时间信息和强度信息数据。

进一步地，控制信号CONTROL＝1时，进入计时阶段，触发器组开始计数，在输入激光窄脉冲回波信号转换而成的电压信号VIN到来时，比较器电路的输出信号由低电平转为高电平，触发器组停止计数。

进一步地，比较器电路包括三个并联的比较器，三个比较器的反相输入端和同相输入端分别输入预设的比较器阈值电压和输入激光窄脉冲回波信号转换而成的电压信号。

进一步地，其中一个比较器输出信号用于在计时阶段触发作为计数器的触发器组停止计数。

进一步地，另外两个比较器输出信号在计时阶段经逻辑组合后由锁存电路锁存至其余的D触发器中存储。

进一步地，所述时钟信号包括基准时钟信号和经多个延迟单元延迟形成的多个时钟信号。

本实用新型所达到的有益效果：

本实用新型实现一种像素级的时间和强度数字转换电路，对于一次激光脉冲，所有的像素单元均可给出回波信号的时间信息和强度信息，在数据信息的读出阶段，无需行列选择控制电路，各行像元的信息被依次读出，极大提高了面阵读出电路的工作频率；代表回波信号的时间和强度的信息直接以数字格式输出，无需片上ADC进行2次量化，降低了片上系统设计的难度。

附图说明

图1是像素级时间和强度数字转换电路。

具体实施方式

下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

如图1所示，本实施例中由D触发器1D～16D、锁存电路、延迟单元DL、双路选择电路、比较器电路和组合逻辑电路等构成。

G1为时钟信号；VT1、VT2和 VT3为比较器阈值电压；控制信号CONTROL控制双路选择电路。

1D～16D均为时钟信号G11下降沿触发的D触发器。

D触发器1D～11D构成触发器组，各D触发器依次连接，前一个触发器的输出端与后一个触发器的输入端相连。计时阶段，做为计数器使用，记录时钟的个数；数据读出期间，做移位寄存器使用。该类D触发器个数可以根据数据量大小进行增减。

三个D触发器12D～14D：计时阶段，做为存储器使用，存储各时钟信号相位状态；数据读出期间，做移位寄存器使用。该类D触发器个数可以根据时钟周期进行配置。

两个D触发器15D～16D：计时阶段，做为存储器使用，存储回波信号的强度信息；数据读出阶段，做移位寄存器使用。该类D触发器个数可以根据比较器com的个数决定。

DL为延迟单元。时钟信号G2为时钟信号G1经延时单元DL得到；时钟信号G3为时钟信号G2再经一延时单元DL得到。时钟信号G4为时钟信号G3再经一延时单元DL得到。

锁存电路用来锁存时钟信号G1、G2、G3和G4的相位状态以及比较器电路COM输出状态S1和S2。

比较器电路COM中的三个比较器COM1、COM2、COM3的反相输入端分别接一比较器阈值电压VT1、VT2和VT3; 三个比较器的同相输入端均接激光窄脉冲回波信号转换而成的电压信号VIN。

控制信号CONTROL＝1时，双路选择电路选择A端；控制信号CONTROL＝0时，双路选择电路选择B端。A端数据为组合逻辑2输出数据，B端数据为前一个像元数据。

工作原理：

线性APD光敏芯片将接收到的激光窄脉冲回波信号转换成电流信号，经跨阻放大器放大并转换成一定幅度的电压信号VIN，该电压信号VIN代表激光回波信号的强度，本实用新型的时间强度转换电路把该电压信号VIN进行数字量化处理，方便与回波信号的时间信息整合以实现快速传输。

当控制信号CONTROL=1时，进入计时阶段，触发器1D～11D开始计数，在输入激光窄脉冲回波信号转换而成的电压信号VIN到来时，比较器COM1输出信号STOP由0升高为1时，各D触发器1D～11D停止计数，同时，锁存电路分别锁存时钟信号G1、G2、G3和G4的相位状态，并经组合逻辑1组合实现时间信息的细量化后存储至三个D触发器12D～14D中，此过程实现了回波时间信息的计量和存储；同时分别锁存比较器COM2、COM3输出信号经组合逻辑3组合实现强度信息的量化后的输出状态S1和S2至两个D触发器15D、16D中，此过程实现了回波强度的计量和存储。因此，每个像元均给出了回波的强度和时间信息。控制信号CONTROL=1时，双路选择电路选择A端，对组合逻辑2输出数据进行输出。

当控制信号CONTROL=0时，进入数据读出阶段，各D触发器1D～16D做移位寄存器使用，在16个G1的时钟信号下降沿作用下，前一个像元的回波信号的时间信息和强度信息数据在时钟沿的作用下被依次读出。

组合逻辑是由与非门或非门等门电路组成的逻辑电路。

组合逻辑1实现时间信息的细量化。

组合逻辑2和D触发器组实现了像元最大计数长度，即D触发器1D～11D和组合逻辑2构成了最大计数电路方法，可实现2¹¹-1个计数。

组合逻辑3实现强度信息的量化整理。

精确计数器的计数精度可根据延迟单元DL进行调节。时钟信号及锁存电路的数量是根据延迟单元的数量来配合设置。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。

Claims

1.一种像素级的时间和强度数字转换电路，其特征是，包括多个D触发器、锁存电路、双路选择电路和比较器电路；

2.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，当控制信号CONTROL=0时，进入数据读出阶段，双路选择电路选择发送对应的一路数据，在时钟信号触发下，从所有的D触发器依次读出回波信号的时间信息和强度信息数据。

3.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，控制信号CONTROL＝1时，进入计时阶段，触发器组开始计数，在输入激光窄脉冲回波信号转换而成的电压信号VIN到来时，比较器电路的输出信号由低电平转为高电平，触发器组停止计数。

4.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，比较器电路包括三个并联的比较器，三个比较器的反相输入端和同相输入端分别输入预设的比较器阈值电压和输入激光窄脉冲回波信号转换而成的电压信号。

5.根据权利要求4所述的一种像素级的时间和强度数字转换电路，其特征是，其中一个比较器输出信号用于在计时阶段触发作为计数器的触发器组停止计数。

6.根据权利要求4或5所述的一种像素级的时间和强度数字转换电路，其特征是，另外两个比较器输出信号在计时阶段经逻辑组合后由锁存电路锁存至其余的D触发器中存储。

7.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，所述时钟信号包括基准时钟信号和经多个延迟单元延迟形成的多个时钟信号。