CN210629909U - 一种工频无电感恒流控制电路 - Google Patents

Abstract

本实用新型实施例涉及一种工频无电感恒流控制电路,工频无电感恒流控制电路包括恒流控制模块和采样电阻Rcs；恒流控制模块的交流过零检测输入端SYN的交流过零信号接入驱动模块的第一输入端，功率开关管T5的栅极与驱动模块的输出端DR相连接，漏极接输入端D，源极接输出端CS，输出端CS与地之间接采样电阻Rcs；输出端CS连接内部处理电路，当T5导通，在内部处理电路产生与Rcs上压降Vcs成比例的电流Is1，并由内部处理电路输出端输出内部处理电路输出电压Vc0；将电压Vc0与输入比较器的基准电压Vref1进行比较，当Vc0大于Vref1时，比较器产生控制信号ctrl；控制信号ctrl送入驱动模块的第二输入端，产生控制功率开关管T5关断的输出信号。

Description

一种工频无电感恒流控制电路

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种工频无电感恒流控制电路。

背景技术

实现恒流控制有很多种算法，最典型的就是利用电感和电容配合来实现，如图1最常见一种这类控制方法，IL是外围元器件电感，芯片的CS脚用于检测每个周期内开关管M0的峰值电流。VIN是输入引脚，用于提供整个芯片的工作电压。D1是续流二极管，在开关管M0关断以后，配合电感IL形成电流通路。R0是外接负载。Cout是输出电容，其大小与输出的电流纹波有密切关系。

这种拓扑结构内部的控制电路如图2所示。VIN脚和内部稳压源模块I0的输入端相连，I0输出稳定的工作电压供芯片内部其他模块使用。CS脚和基准电压Vref分别连接到比较器模块I3的正输入端和负输入端。I3的输出端连接到RS触发器I4的复位端。峰值电流检测模块I2的输出端连接RS触发器I4的置1端，RS触发器I4的输出端连接驱动电路模块I5，驱动模块的输出端即为芯片的GATE引脚，与开关管栅极相连，控制开关管的导通和关断。

它的工作原理简述如下：系统检测到电感中电流为零时，I2模块产生一使得开关管M0导通的信号，当开关管M0导通后，由于输入电压高于输出电压并且回路中有电感的存在，所以开关管M0中的电流逐渐增加，CS端的电位逐渐升高，当CS的电位升高到超过比较器I3的负输入端的基准电位时，此时对应着电感中的一个电流Ip，比较器I3输出由低电平翻转成高电平，I3输出高电平信号作用在RS触发器I4的复位端，I8输出低电平信号，该低电平信号经过驱动模块I9后输出同样为低电平的GATE信号，开关管M0关断，此时电感、电容、LED和续流二极管构成一回路S进行放电，由于电感的存在，CS端的电位在逐渐减小，当该电位减至0时，I2模块输出一个信号，打开开关管M0，一个周期结束。这种控制方法主要检测电感中电流达到峰值和电感中电流减小至0两个时刻来对开关管M0进行动作，利用每个周期内电感中峰值电流(Ip)相等来实现输出恒流的，因为电感中的电流无论是从零增大到峰值电流还是从峰值电流减小至0，其变化对于时间都是线性的，故其恒流值大小为0.5Ip。这种控制方法实现恒流的关键在于两点：一是检测到电感中的电流减小至0时立刻打开开关管M0，二是检测到电感中电流达到设定的峰值电流时立刻关断开关管M0。

另一种实现恒流的技术如图3所示，市电通过DD1、DD2、DD3和DD4构成整流桥堆，桥堆后接输入电容C1，C1容量较小。在这种分段线性恒流控制方案中，LED分成四串，LED1组成第一串，LED2组成第二串，LED3组成第三串，LED4组成第四串；当桥堆输出电压很低的时候，仅第一串导通；电压逐渐升高，第一串和第二串同时导通；电压继续升高，则第三串和第四串后续LED串依次导通；当桥堆输出电压再次下降的时候，导通的LED串再按顺序逐次减少；当导通的LED串数量比较多的时候，控制电流也大，这样由于电压和电流的波形接近，相位相同，因此可以得到很高的功率因数。

它的工作原理是这样的：随着输入电压周期性的变化，整流桥后的输出电压同样呈现周期性的变化，当VS检测到整流桥后输出电压增大到设定值V1时，开关S1闭合，分段LED1导通，其电流大小I1由CS1所接电阻确定；当VS检测到整流桥后输出电压增大到设定值V2时，开关S2闭合，S1断开，分段LED1和LED2开始导通，其电流大小I2由CS2所接电阻确定；以此类推，当VS检测到整流桥后输出电压增大到设定值V3时，开关S3闭合，S1、S2断开，分段LED1、LED2、LED3导通，其电流大小I3由CS3所接电阻确定；当VS检测到整流桥后输出电压增大到设定值V4时，开关S4闭合，S1、S2、S3断开，分段LED1、LED2、LED3、LED4开始导通，其电流大小I4由CS4所接电阻确定；输入电压达到峰值后随后开始减小，依次出现的情形LED1、LED2、LED3、LED4全亮；仅LED1、LED2、LED3三段亮；仅LED1、LED2两段亮；仅LED1一段亮这四种情况，其各自的电流大小由CS4、CS3、CS2、CS1所接电阻确定。

上述的两种方法仍不完善具备明显的特点：

第一种恒流实现方法的缺点在于：外部元器件需要电感，同时需要检测电感电流降为0的时刻，在实际应用中会增加外围器件的成本和内部电路的复杂性；

第二种分段恒流实现方法的缺点在于：尽管外部无需电感元器件，但要实现分段恒流，需要内部很多参考电流源，同时每个参考电流源需要一个功率开关管配合，这无疑会增加电路的复杂性和成本。

实用新型内容

本实用新型的目的是提供一种工频无电感恒流控制电路，在外部无需电感、内部无需振荡器的情况下实现利用市电工频周期来实现恒流输出，相对于现有技术节省外围器件的成本和内部电路的复杂性。

为此，本实用新型实施例提供了一种工频无电感恒流控制电路，包括所述工频无电感恒流控制电路包括恒流控制模块和采样电阻Rcs；

所述恒流控制模块包括输入端D、输出端CS、交流过零检测输入端SYN、电源输入端Vcc和接地端GND；

交流过零检测输入端SYN的过零检测信号接入驱动模块的第一输入端，驱动模块的输出端DR与功率开关管T5的栅极相连接；功率开关管T5的漏极接输入端D，源极接输出端CS，输出端CS与地之间接有采样电阻Rcs；

输出端CS连接内部处理电路的输入端，内部处理电路输出端连接比较器的第一输入端，基准电压Vref1接入比较器的第二输入端，比较器的输出端连接驱动模块的第二输入端；比较器比较电压Vc0与基准电压Vref1，当Vc0大于Vref1时，比较器产生控制信号ctrl；控制信号ctrl送入驱动模块的第二输入端，产生控制功率开关管T5关断的输出信号。

优选的，所述内部处理电路包括运算放大器op、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、电容C0和电阻Rv；

第一晶体管T1的源极与偏置电压Vdd连接，栅极、漏极连接并与第二晶体管T2的漏极连接，第二晶体管T2的栅极与运算放大器op的输出端连接，第二晶体管T2的源极与运算放大器op的第二输入端连接，运算放大器op的第一输入端接输出端CS，Rv串接在运算放大器op的第二输入端、第二晶体管T2的源极的节点与地之间；

第三晶体管T3的源极与偏置电压Vdd连接，栅极连接第二晶体管T2的栅极，漏极接内部处理电路输出端；

电容C0串接在内部处理电路输出端与地之间，并且与第四晶体管T4的漏极和源极并联连接，第四晶体管T4的源极接地，栅极连接驱动模块的输出端DR后接的下降沿脉冲发生器的输出端。

进一步优选的，所述第一晶体管T1、第三晶体管T3为PMOS；第二晶体管T2、第四晶体管T4和功率开关管T5为NMOS。

优选的，所述工频无电感恒流控制电路应用于外部应用电路中，所述外部应用电路包括：工频输入电源AC、电容C1、电容C2、整流桥、电阻R1、电阻R3、电阻R4、二极管M7、输出电容Cout和负载LED；

电容C2并联在工频输入电源AC两端，且并联于整流桥的交流输入端和交流输出端之间；电阻R3和电阻R4串联，并并联于整流桥的正极和负极之间；其中电阻R3串联于交流过零检测输入端SYN和地之间；

整流桥的正极连接二极管M7的正极，二极管M7的负极和恒流控制模块的电源输入端Vcc之间串联第一电阻R1；电容C1串联于恒流控制模块的电源输入端Vcc和地之间；

输出电容Cout的一端与二极管M7的负极相连接，另一端与恒流控制模块的输入端D相连接；负载LED与输出电容Cout并联连接。

本实用新型实施例提供的一种工频无电感恒流控制电路，在外部无需电感、内部无需振荡器的情况下实现利用市电工频周期来实现恒流输出，相对于现有技术节省外围器件的成本和内部电路的复杂性。

附图说明

图1为现有技术一提供的一种电容电感恒流控制方法的示意图；

图2为现有技术一提供的电容电感拓扑结构内部的控制电路示意图；

图3为现有技术二提供的分段线性恒流控制方法示意图；

图4为本实用新型实施例提供的工频无电感恒流控制电路的应用电路示意图；

图5为本实用新型实施例提供的工频无电感恒流控制电路中恒流控制模块的示意图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

本实用新型实施例提供了一种工频无电感恒流控制电路，如图5所示，所述工频无电感恒流控制电路包括恒流控制模块TOP；

恒流控制模块TOP包括输入端D、输出端CS、交流过零检测输入端SYN、电源输入端Vcc和接地端GND；

交流过零检测输入端SYN的交流过零信号接入驱动模块的第一输入端，驱动模块的输出端DR与功率开关管T5的栅极相连接，从而通过驱动模块的输出信号控制功率开关管T5的导通和关断；功率开关管T5的漏极接输入端D，源极接输出端CS，输出端CS与地之间接有工频无电感恒流控制电路的采样电阻Rcs；

输出端CS连接内部处理电路，当检测到一个工频信号周期内的交流过零信号，功率开关管T5导通，经输入端D流入的电流Is流过采样电阻Rcs后，在上面产生压降Vcs，在内部处理电路产生与Vcs成比例的电流Is1，并由内部处理电路输出端输出内部处理电路输出电压Vc0；

内部处理电路输出端连接比较器的第一输入端，基准电压Vref1接入比较器的第二输入端，从而将电压Vc0与输入比较器的基准电压Vref1进行比较，当Vc0大于Vref1时，比较器产生控制信号ctrl；控制信号ctrl送入驱动模块的第二输入端，产生控制功率开关管T5关断的输出信号。

具体的，内部处理电路包括运算放大器op、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、电容C0和电阻Rv；

第一晶体管T1的源极与偏置电压Vdd连接，栅极、漏极连接并与第二晶体管T2的漏极连接，第二晶体管T2的栅极与运算放大器op的输出端连接，第二晶体管T2的源极与运算放大器op的第二输入端连接，运算放大器op的第一输入端接输出端CS，Rv串接在运算放大器op的第二输入端、第二晶体管T2的源极的节点与地之间；

第三晶体管T3的源极与偏置电压Vdd连接，栅极连接第二晶体管T2的栅极，漏极接内部处理电路输出端；

电容C0串接在内部处理电路输出端与地之间，并且与第四晶体管T4的漏极和源极并联连接，第四晶体管T4的源极接地，栅极连接驱动模块的输出端DR后接的下降沿脉冲发生器的输出端，根据DR下降沿产生的脉冲信号控制将电容C0上的电压清零。

在本实用新型实施例中，第一晶体管T1、第三晶体管T3为PMOS；第二晶体管T2、第四晶体管T4和功率开关管T5为NMOS。

本实用新型的含恒流控制模块的工频无电感恒流控制电路可以应用于图5所述的电路，所应用的外围电路包括：工频输入电源AC、电容C1、电容C2、整流桥、电阻R1、电阻R3、电阻R4、二极管M7、输出电容Cout和负载LED；

在具体的电路结构中，电容C2并联在工频输入电源AC两端，且并联于整流桥的交流输入端和交流输出端之间；电阻R3和电阻R4串联，并并联于整流桥的正极和负极之间；其中电阻R3串联于交流过零检测输入端SYN和地之间；

整流桥的正极连接二极管M7的正极，二极管M7的负极和恒流控制模块的电源输入端Vcc之间串联第一电阻R1；电容C1串联于恒流控制模块的电源输入端Vcc和地之间；

输出电容Cout的一端与二极管M7的负极相连接，另一端与恒流控制模块的输入端D相连接；负载LED与输出电容Cout并联连接。

以上对本实用新型电路结构和信号传输进行了说明，下面对基于上述工频无电感恒流控制电路是如何实现恒流控制输出的原理进行说明。

在如图4所示的电路中，当电路进入稳定工作状态后，输出电容Cout两端已经有一定电压存在，其电压大小和所接负载LED有关。当恒流控制模块TOP通过SYN引脚检测到交流过零信号后，恒流控制模块内部功率开关管T5导通，至输入电压AC升高到大于输出电容Cout两端电压，图4所示电路的环路中开始有电流存在。其电流大小可以由下面表达式来确定：

其中，Z_total为工频无电感恒流控制电路的环路阻抗；

由上面表达式可以发现，电流Is的大小由输入输出压差和环路阻抗决定。电路进入稳定后，可以认为一个工频开关周期的起始-结束时刻输出电容Cout两端电压保持不变。环路电流Is为流过LED所在的支路和输出电容Cout所在的支路的电流之和，即：

I_s＝I_Rcs＝I_LED+I_cout (2)

对上式(2)左右两边分别对周期T进行积分得到：

对上式(3)两边同时除以周期T得到：

而在一个工频周期内，输出电容Cout两端的电压并没有增加，说明一个周期内流过输出电容Cout的平均电流为零，即：

那么式(4)就可以演化为：

由式(6)可以得到一个开关周期内流过负载LED的平均电流和环路中的平均电流相等，而环路中的平均电流可以用电阻Rcs中的平均电流来表示。简言之，流过负载LED的平均电流与流过电阻Rcs的平均电流相等。

于是要实现流过负载LED的平均电流相等，由式(6)就可知道，只要保证每个开关周期内流过电阻Rcs的电流对时间的积分相等就可以了，即确保

在每个开关周期内恒定即可。而这就由本实用新型图5所示的恒流控制模块来实现。

图5中的电路是恒流控制模块TOP内部的主要功能模块，其中vdd为电路内部产生的一个稳定的偏置电压。驱动模块的输出端DR初始为低电平。

当恒流控制模块TOP通过SYN引脚检测到交流过零信号后，驱动模块的输出端DR的驱动信号翻转为高电平，功率开关管导通。输入电压AC逐渐增大到超过输出电容Cout两端电压后，环路中开始出现电流，电流大小Is由环路阻抗和输入输出电压差这两个因素决定。如图5中电流Is流过采样电阻Rcs后在上面产生一个压降Vcs，采样到这个电压后，在电路内部产生一个与电压Vcs成比例的电流Is1，并利用这个电流Is1对电容C0进行充电，同时将电容C0上的电压Vc0和输入比较器的基准电压Vref1进行比较，当电容C0上的电压Vc0大于基准电压Vref1后，比较器翻转，产生控制信号ctrl，控制信号ctrl经过驱动模块后将功率开关管T5关断，此时电容C0上存储了一定的电量，具体大小可由式(7)确定：

其中比例系数k＝Is/Is1；

由式(7)可以得到：

由式(8)可知，利用图5所示的电路可以实现每个开关周期内

为恒定值。即满足每个开关周期内流过电阻Rcs的电流对时间的积分相等。

结合式(6)可以得到LED平均电流的表达式：

由此即可以证明，图5所示电路能够用于图4并实现负载LED在每个工频周期内平均电流恒定。

在下一个工频信号周期内，会再次出现交流过零信号，功率开关管T5导通，重复上述过程。

本实用新型的无需电感恒流控制实现方法与现有方式相比，本实用新型的工频无电感恒流控制电路，在外部无需电感、内部无需振荡器的情况下实现利用市电工频周期来实现恒流输出，相对于现有技术节省外围器件的成本和内部电路的复杂性。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1.一种工频无电感恒流控制电路，其特征在于，所述工频无电感恒流控制电路包括恒流控制模块和采样电阻Rcs；

所述恒流控制模块包括输入端D、输出端CS、交流过零检测输入端SYN、电源输入端Vcc和接地端GND；

交流过零检测输入端SYN的过零检测信号接入驱动模块的第一输入端，驱动模块的输出端DR与功率开关管T5的栅极相连接；功率开关管T5的漏极接输入端D，源极接输出端CS，输出端CS与地之间接有采样电阻Rcs；

输出端CS连接内部处理电路的输入端，内部处理电路输出端连接比较器的第一输入端，基准电压Vref1接入比较器的第二输入端，比较器的输出端连接驱动模块的第二输入端；比较器比较电压Vc0与基准电压Vref1，当Vc0大于Vref1时，比较器产生控制信号ctrl；控制信号ctrl送入驱动模块的第二输入端，产生控制功率开关管T5关断的输出信号。

2.根据权利要求1所述的工频无电感恒流控制电路，其特征在于，所述内部处理电路包括运算放大器op、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、电容C0和电阻Rv；

第一晶体管T1的源极与偏置电压Vdd连接，栅极、漏极连接并与第二晶体管T2的漏极连接，第二晶体管T2的栅极与运算放大器op的输出端连接，第二晶体管T2的源极与运算放大器op的第二输入端连接，运算放大器op的第一输入端接输出端CS，Rv串接在运算放大器op的第二输入端、第二晶体管T2的源极的节点与地之间；

第三晶体管T3的源极与偏置电压Vdd连接，栅极连接第二晶体管T2的栅极，漏极接内部处理电路输出端；

电容C0串接在内部处理电路输出端与地之间，并且与第四晶体管T4的漏极和源极并联连接，第四晶体管T4的源极接地，栅极连接驱动模块的输出端DR后接的下降沿脉冲发生器的输出端。

3.根据权利要求2所述的工频无电感恒流控制电路，其特征在于，所述第一晶体管T1、第三晶体管T3为PMOS；第二晶体管T2、第四晶体管T4和功率开关管T5为NMOS。

4.根据权利要求1所述的工频无电感恒流控制电路，其特征在于，所述工频无电感恒流控制电路应用于外部应用电路中，所述外部应用电路包括：工频输入电源AC、电容C1、电容C2、整流桥、电阻R1、电阻R3、电阻R4、二极管M7、输出电容Cout和负载LED；

电容C2并联在工频输入电源AC两端，且并联于整流桥的交流输入端和交流输出端之间；电阻R3和电阻R4串联，并并联于整流桥的正极和负极之间；其中电阻R3串联于交流过零检测输入端SYN和地之间；

整流桥的正极连接二极管M7的正极，二极管M7的负极和恒流控制模块的电源输入端Vcc之间串联第一电阻R1；电容C1串联于恒流控制模块的电源输入端Vcc和地之间；

输出电容Cout的一端与二极管M7的负极相连接，另一端与恒流控制模块的输入端D相连接；负载LED与输出电容Cout并联连接。

Images