CN210572361U

CN210572361U - 一种无人机反制系统的无源雷达信号处理器

Info

Publication number: CN210572361U
Application number: CN201922004541.2U
Authority: CN
Inventors: 何文君; 何学江
Original assignee: Sichuan Hashsico Technology Co ltd
Current assignee: Sichuan Hashsico Technology Co ltd
Priority date: 2019-11-19
Filing date: 2019-11-19
Publication date: 2020-05-19
Anticipated expiration: 2029-11-19

Abstract

本实用新型公开了一种无人机反制系统的无源雷达信号处理器，主要解决现有无人机反制系统无源雷达信号处理器信号传输易失真，信号处理速度慢，导致雷达追踪可靠性低的问题。该处理器包括FPGA控制器、DSP芯片、AD模数转换模块、SDRAM存储器、以太网芯片、电源模块、DA数模转换模块、视频接口模块，以及与AD模数转换模块相连的多路采集模块。通过上述设计，本实用新型采用多组信号接收采样通道，并对每路转换后的数字信号进行比较，由信号调制单元对各通道的数字信号以及数据比较单元的输出结果进行统一整合，弥补信号传输过程中的衰减，确保DSP芯片输入端信号的高度保真性，提升无人机反制系统的无源雷达追踪的可靠性。因此，适于推广应用。

Description

一种无人机反制系统的无源雷达信号处理器

技术领域

本实用新型涉及一种信号处理器，具体地说，是涉及一种无人机反制系统的无源雷达信号处理器。

背景技术

随着无人机技术的变革和发展，人们对无人机使用需求的日渐提高，小型商业多轴无人机以其尺寸小、噪音小、携带方便、操纵简便的自身特点已成为一种热门的消费产品。目前国内外无人机市场发展迅猛，越来越多的无人机爱好者拥有了自己的无人机，但由此带来的问题也日渐突出。

在一些特定区域，无人机是被禁止飞行的，就需要对无人机进行监测和反制，无人机反制系统主要应用到以下方面，比如地区禁飞区域的防护：机场、核电设施、军事管理区、监狱、卫星发射塔、国家战略资源项目、政府部门等区域，再比如涉密区域的防护：国家保密机构、重要安保场所、大型体育赛事、大型演艺赛事、考古挖掘现场、商业涉密信息、以无人机为载体的违法犯罪行为，防控打击运贩毒、走私、违法物品运输、违法信息传递边境破坏等。

现有的无源雷达系统，当被跟踪目标发生机动，即目标速度的大小和方向发生变化时，如果用一般的跟踪算法跟踪机动目标会产生很大的误差。由于受到数字信号处理器(DigitalSignalProcessor，DSP)处理能力的限制，一个雷达信号处理机的功能往往要许多个板级子系统接力才能完成，一些需要大运算量的运算功能模块，同时还存在信号传输易失真的问题，例如，进行快速傅里叶变换(FFT)和复数乘法时，在系统中通常还需要采用专用的芯片来实现才能满足系统的实时要求。

当前，迫切需要开发出一种无源雷达信号处理器，可以实现快速、实时地对运动目标进行检测和跟踪，增强雷达的目标识别性能，提升无人机反制系统的可靠性，且无需另外采用专用芯片。

实用新型内容

本实用新型的目的在于提供一种无人机反制系统的无源雷达信号处理器，主要解决现有无人机反制系统无源雷达信号处理器信号传输易失真，信号处理速度慢，导致雷达追踪可靠性低的问题。

为实现上述目的，本实用新型采用的技术方案如下：

一种无人机反制系统的无源雷达信号处理器，包括FPGA控制器，与FPGA控制器相连的DSP芯片、AD模数转换模块，与DSP芯片相连的SDRAM存储器、以太网芯片、电源模块，与SDRAM存储器相连的DA数模转换模块，与AD模数转换模块和DA数模转换模块相连的视频接口模块，以及与AD模数转换模块相连的多路采集模块；

所述多路采集模块包括与AD模数转换模块相连信号调制单元，与信号调制相连的比较输入单元，与比较输入单元相连的多个信号采集单元。

进一步地，所述信号采集单元包括信号接收天线，与信号接收天线相连的信号接收子单元，与信号接收子单元相连的信号滤波放大器，以及与信号滤波放大器相连的FIFO存储器；其中，FIFO存储器与比较输入单元相连。

进一步地，所述信号调制单元包括型号为MC1596的芯片U1，连接于芯片U1的第2、3引脚之间的电阻R1，与芯片U1的第6引脚连接并依次串联的电阻R2、R4、电容C2，一端与电阻R4、电容C2连接处相连且另一端接地的电阻R5，连接于芯片U1的第7、8引脚之间的电阻R6，与芯片第8引脚相连的电容C1，串联后一端连接于芯片U1的第1引脚且另一端连接于芯片U1的第4引脚的电阻R7、R8，串联后一端连接于芯片U1的第1引脚且另一端连接于芯片U1的第4引脚的电阻R9、滑动变阻器RP1、电阻R10，一端与芯片U1的第5引脚相连且另一端接地的电阻R11，以及一端连接于电阻R2、R4连接点且连一端与芯片U1的第9引脚相连的电阻R3；其中，所述滑动变阻器RP1的滑动端与芯片U1的第10引脚相连，电阻R7、R8、电容C2的一端接地，芯片U1的第1引脚与AD模数转换模块相连，电容C1的另一端与比较输入单元相连。

进一步地，所述比较输入单元包括比较器A1，与比较器A1的正极输入端相连的电阻R12，与比较器A1的输出端相连的电阻R13，负极与电阻R13另一端相连的二极管D1，与二极管D1的正极相连的电阻R14，与电阻R14另一端相连的电容C3，正极与电容C3另一端相连的二极管D3，负极与比较器A1的正极输入端相连的二极管D2，均与二极管D2的正极相连的电阻R15、R16，一端与电阻R15另一端相连且另一端接地的电容C4，正极输入端与电阻R16另一端和二极管D3的正极均相连的比较器A2，一端与比较器A2的正极输入端相连且另一端接地的电阻R17，以及与比较器A2的输出端相连的电阻R18；其中，电阻R12的另一端与电容C1的另一端相连，电阻R18的另一端与FIFO存储器相连。

进一步地，所述信号接收天线包括天线本体ANT，串联后依次与天线本体ANT相连的电阻R19、电容C5、电感L1，均与电感L1另一端相连的电感L2、电感L3，并联于电感L2两端的电容C6，并联于电感L3两端的电容C7，并联于电容C6两端的电阻R20，并联于电容C7两端的电阻R21，与电感L1、L2、L3连接端相连的电阻R22，正极输入端与电阻R22另一端相连的比较器A3，基极、发射极与电感L2、电容C6、电阻R20的连接端相连的三极管Q1，与三极管Q1的集电极相连的电阻R23，以及一端与电阻R23另一端相连且另一端与比较器A3的输出端相连的电容C8；其中，比较器A3的输出端的输出端与信号接收子单元相连。

与现有技术相比，本实用新型具有以下有益效果：

(1)本实用新型采用多组信号接收采样通道，并对每路转换后的数字信号进行比较，由信号调制单元对各通道的数字信号以及数据比较单元的输出结果进行统一整合，弥补信号传输过程中的衰减，确保DSP芯片输入端信号的高度保真性，提升无人机反制系统的无源雷达追踪的可靠性。

(2)本实用新型采用FPGA控制器和DSP芯片协同作用，可以实现快速、实时地对运动目标进行检测和跟踪，增强雷达的目标识别性能，且无需另外采用专用芯片，有利于降低生产成本，适于推广应用。

附图说明

图1为本实用新型的整体系统框图。

图2为本实用新型的信号调制单元电路原理图。

图3为本实用新型的比较输入单元电路原理图。

图4为本实用新型的信号接收天线电路原理图。

具体实施方式

下面结合附图说明和实施例对本实用新型作进一步说明，本实用新型的方式包括但不仅限于以下实施例。

实施例

如图1所示，本实用新型公开的一种无人机反制系统的无源雷达信号处理器，包括FPGA控制器，与FPGA控制器相连的DSP芯片、AD模数转换模块，与DSP芯片相连的SDRAM存储器、以太网芯片、电源模块，与SDRAM存储器相连的DA数模转换模块，与AD模数转换模块和DA数模转换模块相连的视频接口模块，以及与AD模数转换模块相连的多路采集模块；其中，FPGA控制器的型号为EP4CE115F29C7N，DSP芯片采用TI公司的TMS320系列。

所述信号采集单元包括信号接收天线，与信号接收天线相连的信号接收子单元，与信号接收子单元相连的信号滤波放大器，以及与信号滤波放大器相连的FIFO存储器；其中，FIFO存储器与比较输入单元相连。

首先，利用多路信号采集单元对雷达追踪信号进行多路接收，增强接收信号强度，再经过信号接收子单元、信号滤波放大器处理后进入FIFO存储器存储，再由信号调制单元对各通道的数字信号以及数据比较单元的输出结果进行统一整合，弥补信号传输过程中的衰减，确保DSP芯片输入端信号的高度保真性，提升无人机反制系统的无源雷达追踪的可靠性。视频接口模块用于接收、传输视频数据进行分析处理，然后利用AD模数转换模块对接收信号进行模数转换，经由FPGA控制器和DSP芯片的协同作用，达到实现快速、实时地对运动目标进行检测和跟踪，增强雷达的目标识别性能，提升无人机反制系统的稳定性。

具体地，如图2所示，本实用新型的信号调制单元包括型号为MC1596的芯片U1，连接于芯片U1的第2、3引脚之间的电阻R1，与芯片U1的第6引脚连接并依次串联的电阻R2、R4、电容C2，一端与电阻R4、电容C2连接处相连且另一端接地的电阻R5，连接于芯片U1的第7、8引脚之间的电阻R6，与芯片第8引脚相连的电容C1，串联后一端连接于芯片U1的第1引脚且另一端连接于芯片U1的第4引脚的电阻R7、R8，串联后一端连接于芯片U1的第1引脚且另一端连接于芯片U1的第4引脚的电阻R9、滑动变阻器RP1、电阻R10，一端与芯片U1的第5引脚相连且另一端接地的电阻R11，以及一端连接于电阻R2、R4连接点且连一端与芯片U1的第9引脚相连的电阻R3；其中，所述滑动变阻器RP1的滑动端与芯片U1的第10引脚相连，电阻R7、R8、电容C2的一端接地，芯片U1的第1引脚与AD模数转换模块相连，电容C1的另一端与比较输入单元相连。

具体地，如图3所示，本实用新型的比较输入单元包括比较器A1，与比较器A1的正极输入端相连的电阻R12，与比较器A1的输出端相连的电阻R13，负极与电阻R13另一端相连的二极管D1，与二极管D1的正极相连的电阻R14，与电阻R14另一端相连的电容C3，正极与电容C3另一端相连的二极管D3，负极与比较器A1的正极输入端相连的二极管D2，均与二极管D2的正极相连的电阻R15、R16，一端与电阻R15另一端相连且另一端接地的电容C4，正极输入端与电阻R16另一端和二极管D3的正极均相连的比较器A2，一端与比较器A2的正极输入端相连且另一端接地的电阻R17，以及与比较器A2的输出端相连的电阻R18；其中，电阻R12的另一端与电容C1的另一端相连，电阻R18的另一端与FIFO存储器相连。

具体地，如图4所示，本实用新型的信号接收天线包括天线本体ANT，串联后依次与天线本体ANT相连的电阻R19、电容C5、电感L1，均与电感L1另一端相连的电感L2、电感L3，并联于电感L2两端的电容C6，并联于电感L3两端的电容C7，并联于电容C6两端的电阻R20，并联于电容C7两端的电阻R21，与电感L1、L2、L3连接端相连的电阻R22，正极输入端与电阻R22另一端相连的比较器A3，基极、发射极与电感L2、电容C6、电阻R20的连接端相连的三极管Q1，与三极管Q1的集电极相连的电阻R23，以及一端与电阻R23另一端相连且另一端与比较器A3的输出端相连的电容C8；其中，比较器A3的输出端的输出端与信号接收子单元相连。

通过上述设计，本实用新型采用多组信号接收采样通道，并对每路转换后的数字信号进行比较，由信号调制单元对各通道的数字信号以及数据比较单元的输出结果进行统一整合，弥补信号传输过程中的衰减，确保DSP芯片输入端信号的高度保真性，提升无人机反制系统的无源雷达追踪的可靠性。因此，具有很高的使用价值和推广价值。

上述实施例仅为本实用新型的优选实施方式之一，不应当用于限制本实用新型的保护范围，但凡在本实用新型的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本实用新型一致的，均应当包含在本实用新型的保护范围之内。

Claims

1.一种无人机反制系统的无源雷达信号处理器，其特征在于，包括FPGA控制器，与FPGA控制器相连的DSP芯片、AD模数转换模块，与DSP芯片相连的SDRAM存储器、以太网芯片、电源模块，与SDRAM存储器相连的DA数模转换模块，与AD模数转换模块和DA数模转换模块相连的视频接口模块，以及与AD模数转换模块相连的多路采集模块；

2.根据权利要求1所述的一种无人机反制系统的无源雷达信号处理器，其特征在于，所述信号采集单元包括信号接收天线，与信号接收天线相连的信号接收子单元，与信号接收子单元相连的信号滤波放大器，以及与信号滤波放大器相连的FIFO存储器；其中，FIFO存储器与比较输入单元相连。

3.根据权利要求2所述的一种无人机反制系统的无源雷达信号处理器，其特征在于，所述信号调制单元包括型号为MC1596的芯片U1，连接于芯片U1的第2、3引脚之间的电阻R1，与芯片U1的第6引脚连接并依次串联的电阻R2、R4、电容C2，一端与电阻R4、电容C2连接处相连且另一端接地的电阻R5，连接于芯片U1的第7、8引脚之间的电阻R6，与芯片第8引脚相连的电容C1，串联后一端连接于芯片U1的第1引脚且另一端连接于芯片U1的第4引脚的电阻R7、R8，串联后一端连接于芯片U1的第1引脚且另一端连接于芯片U1的第4引脚的电阻R9、滑动变阻器RP1、电阻R10，一端与芯片U1的第5引脚相连且另一端接地的电阻R11，以及一端连接于电阻R2、R4连接点且另一端与芯片U1的第9引脚相连的电阻R3；其中，所述滑动变阻器RP1的滑动端与芯片U1的第10引脚相连，电阻R7、R8、电容C2的一端接地，芯片U1的第1引脚与AD模数转换模块相连，电容C1的另一端与比较输入单元相连。

4.根据权利要求3所述的一种无人机反制系统的无源雷达信号处理器，其特征在于，所述比较输入单元包括比较器A1，与比较器A1的正极输入端相连的电阻R12，与比较器A1的输出端相连的电阻R13，负极与电阻R13另一端相连的二极管D1，与二极管D1的正极相连的电阻R14，与电阻R14另一端相连的电容C3，正极与电容C3另一端相连的二极管D3，负极与比较器A1的正极输入端相连的二极管D2，均与二极管D2的正极相连的电阻R15、R16，一端与电阻R15另一端相连且另一端接地的电容C4，正极输入端与电阻R16另一端和二极管D3的正极均相连的比较器A2，一端与比较器A2的正极输入端相连且另一端接地的电阻R17，以及与比较器A2的输出端相连的电阻R18；其中，电阻R12的另一端与电容C1的另一端相连，电阻R18的另一端与FIFO存储器相连。

5.根据权利要求4所述的一种无人机反制系统的无源雷达信号处理器，其特征在于，所述信号接收天线包括天线本体ANT，串联后依次与天线本体ANT相连的电阻R19、电容C5、电感L1，均与电感L1另一端相连的电感L2、电感L3，并联于电感L2两端的电容C6，并联于电感L3两端的电容C7，并联于电容C6两端的电阻R20，并联于电容C7两端的电阻R21，与电感L1、L2、L3连接端相连的电阻R22，正极输入端与电阻R22另一端相连的比较器A3，基极、发射极与电感L2、电容C6、电阻R20的连接端相连的三极管Q1，与三极管Q1的集电极相连的电阻R23，以及一端与电阻R23另一端相连且另一端与比较器A3的输出端相连的电容C8；其中，比较器A3的输出端的输出端与信号接收子单元相连。