CN210490844U - 一种采样电路及答题器 - Google Patents

Abstract

本实用新型提出一种采样电路及答题器，所述采样电路包括：处理器，所述处理器包括电源端、接地端，采样电压输入端以及通用输入/输出口；供电模块，所述供电模块包括正极和负极，所述正极连接到所述电源端，所述负极连接到所述接地端；分压模块，所述分压模块的一端连接至所述正极，另一端连接至所述通用输入/输出口，且所述分压模块包括至少一采样点；采样模块，所述采样模块的输入端连接至所述采样点以采集所述采样点处的电压，所述采样模块的输出端连接至所述采样电压输入端；其中，所述处理器控制所述通用输入/输出口的电平状态以控制所述采样模块采集所述供电模块的输出电压。本实用新型的采样电路不会消耗供电模块的电量，大大节省了供电模块的电量消耗。

Description

一种采样电路及答题器

技术领域

本实用新型涉及电池技术领域，特别涉及一种采样电路及答题器。

背景技术

现有技术中，电池电压采样均需要利用模数转换器(Analog-to-DigitalConverter，ADC)将采集到的电路模拟信号转换成更容易储存、处理和发射的数字形式，为了达到精度，往往利用放大器等电路元件对电池电压进行阻抗变化，以使ADC电路具备较小的输入电阻，但在电路中接入放大器直接导致电路的复杂度增加，且增加了电路的功耗，如果直接接入低电阻作为电池电路的采样电阻会导致电路中的电流较大，同样存在很高的电路功耗，使得电池电量消耗很大。

实用新型内容

本实用新型的主要目的是提供一种采样电路，旨在解决现有技术中采样电路的的输出端直接接回供电模块的负极导致电池电量消耗大的问题。

为实现上述目的，本实用新型提出一种采样电路，所述采样电路包括：

处理器，所述处理器包括电源端、接地端，采样电压输入端以及通用输入/输出口；

供电模块，所述供电模块包括正极和负极，所述正极连接到所述电源端，所述负极连接到所述接地端；

分压模块，所述分压模块的一端连接至所述正极，另一端连接至所述通用输入/输出口，且所述分压模块包括至少一采样点；

采样模块，所述采样模块的输入端连接至所述采样点以采集所述采样点处的电压，所述采样模块的输出端连接至所述采样电压输入端；

其中，所述处理器控制所述通用输入/输出口的电平状态以控制所述采样模块采集所述供电模块的输出电压。

可选的，所述分压模块包括至少一分压电阻及至少一采样电阻，所述分压电阻与所述采样电阻串联，所述采样点位于所述分压电阻与所述采样电阻的连接线上。

可选的，所述采样模块包括一数模转换器，所述数模转换器连接所述采样点以获取所述采样点电压。

可选的，所述数模转换器集成于所述处理器上。

可选的，所述采样电阻与所述分压电阻的并联阻值小于所述数模转换器的输入阻抗。

可选的，所述采样电阻的阻值小于或等于所述数模转换器输入阻抗的一半。

可选的，所述通用输入/输出口与所述接地端之间连接有上拉MOS管及下拉MOS管，所述上拉MOS管及下拉MOS管均包括源极、漏极与栅极，所述源极连接所述通用输入/输出口，所述栅极连接所述处理器，所述漏极连接所述负极，所述处理器控制所述上拉MOS管或下拉MOS管连通所述通用输入/输出口与所述接地端。

可选的，所述处理器为单片机或FPGA。

本实用新型还提出一种答题器，所述答题器包括如上任一项所述的采样电路，所述答题器还包括壳体，所述采样电路安装于所述壳体中，且所述壳体上装设有提示装置，所述提示装置电连接于所述采样电路的处理器。

可选地，所述答题器还包括所述提示装置包括LED灯或蜂鸣器。

本实用新型技术方案在供电模块上连接有分压模块、采样模块以及处理器，处理器的电源端连接供电模块的正极，处理器的接地端连接供电模块的负极，分压模块的一端连接供电模块的正极，另一端连接供电模块的通用输入/输出口，其中，分压模块上设有一采样点，采样模块的输入端连接该采样点，输出端连接处理器上的采样电压输入端。当采样模块对供电模块的电压进行采样时，处理器控制分压模块上连接到通用输入/输出口的一端为低电平状态，分压模块的电路导通，采样模块可直接获取到采样点的电压，以进一步得到供电模块电压状态的目的；当采样模块不需要对供电模块的电压采样时，处理器控制分压模块上连接到通用输入/输出口的一端为高电平状态，此时，分压模块的输入端与输出端均为高电平，分压模块没有电流通过，不会消耗供电模块的电量，大大节省了供电模块的电量消耗。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型采样电路的连接结构示意图。

附图标号说明：

标号	名称	标号	名称
				10	供电模块	R2	采样电阻
20	分压模块	VDD	电源端
				21	采样点	ADC	数模转换器
30	采样模块	GPIO	通用输入/输出口
				R1	分压电阻	GND	接地端

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

为实现上述目的，如图1所示，本实用新型提出一种采样电路，所述采样电路包括：处理器，所述处理器包括电源端VDD、接地端GND，采样电压输入端以及通用输入/输出口GPIO；供电模块10，所述供电模块10包括正极和负极，所述正极连接到所述电源端VDD，所述负极连接到所述接地端GND；分压模块20，所述分压模块20的一端连接至所述正极，另一端连接至所述通用输入/输出口GPIO，且所述分压模块20包括至少一采样点21；采样模块30，所述采样模块30的输入端连接至所述采样点21以采集所述采样点21处的电压，所述采样模块30的输出端连接至所述采样电压输入端；其中，所述处理器控制所述通用输入/输出口GPIO的电平状态以控制所述采样模块30采集所述供电模块10的输出电压。

在本实施例中，分压模块20的输入端连接至供电模块10的正极，输出端连接至处理器上的通用输入/输出口GPIO，而非直接连接在供电模块10的负极，因此，分压模块20与供电模块10是通过处理器才连接成一个完整的回路。分压模块20上设有一采样点21，采样模块30的输入端与该采样点21连接，采样模块30的输出端连接至处理器上的采样电压输入端(图中未标示)，采样模块30可直接获取到采样点21的电压值，采样点21的电压值与供电模块10的电压值相关，因此，采样模块30通过获取采样点21的电压值可以反应供电模块10的电压状态；如，当采样点21的电压值稳定不变时，表明供电模块10的电压充足，当采样点21的电压值低于该稳定值到一定程度时，表明供电模块10的电压不足。由于采样模块30的输出端连接至处理器上的采样电压输入端，所以，采样模块30获取到的采样点电压数据可直接传送给处理器，处理器会根据所述采样点电压数据判断供电模块10的当前电压状态，并采取对应的措施，如，控制整个电路进入低电耗模式或发出充电提示。

其中，处理器可控制通用输入/输出口GPIO的电平状态使通用输入/输出口GPIO在高电平与低电平之间切换。由于分压模块20连接到正极的一端为高电平，当通用输入/输出口GPIO为低电平时，分压模块20的输入输出端之间存在压差，连接在采样点21与采样电压输入端之间的采样模块30电路导通，采样模块30获取采样点21的电压；当通用输入/输出口GPIO为高电平时，分压模块20的输入端与输出端之间没有压差，分压模块20内不产生电流，从而不会消耗供电模块10的电量，大大节省了供电模块10的电量消耗。

可以理解的，供电模块10可以为电池，也可以为外接市电。

进一步地，所述分压模块20包括至少一分压电阻R1及至少一采样电阻R2，所述分压电阻R1与所述采样电阻R2串联，所述采样点21位于所述分压电阻R1与所述采样电阻R2的连接线上。

串联的分压电阻R1与采样电阻R2对供电模块10进行分压，采样点21位于分压电阻R1与采样电阻R2之间的连接线上，因此，采样点21的电压为采样电阻R2的输入电压，供电模块10提供的电压可能会超过采样模块30的采样范围，因此，分压电阻R1需要分担一部分电压使采样电阻R2的输入电压处于采样模块30的采样范围内。

具体地，所述采样模块30包括一数模转换器ADC，所述数模转换器ADC连接所述采样点21以获取所述采样点电压。

数模转换器ADC能够将模拟信号转换为数字信号，本实施例中，数模转换器ADC将采样点21的电压信息转换为数字信息传送给处理器，处理器根据该数字信息对供电模块10的电压状态作出判断，以采取对应的措施，如，控制整个电路进入低电耗模式或发出充电提示。

作为一种实施例，所述数模转换器ADC集成于所述处理器上。

数模转换器ADC可集成于处理器上，与处理器共同设置在同一电路板上，以节省空间，也可单独连接在采样点21与采样电压输入端之间。

可选的，所述采样电阻R2与所述分压电阻R1的并联阻值小于所述数模转换器ADC的输入阻抗；所述采样电阻R2的阻值小于或等于所述数模转换器ADC输入阻抗的一半。

虽然分压模块20中采样电阻R2与分压电阻R1串联连接，但对于采样模块30中传输的信号而言，电源与接地端GND相当于一根导线，因此，对于采样模块30中传输的信号来说，采样电阻R2与分压电阻R1为两个并联的电阻，采样电阻R2与分压电阻R1的并联阻值需要小于所述数模转换器ADC的输入阻抗，以使采样点21的电压值在数模转换器ADC的采样范围内。对应地，根据并联阻值与采样电阻R2及分压电阻R1之间的换算关系，采样电阻R2的阻值需要小于或等于数模转换器ADC输入阻抗的一半。

所述通用输入/输出口GPIO与所述接地端GND之间连接有上拉MOS管(图中未标示)及下拉MOS管(图中未标示)，所述上拉MOS管及下拉MOS管均包括源极、漏极与栅极，所述源极连接所述通用输入/输出口GPIO，所述栅极连接所述处理器，所述漏极连接所述负极，所述处理器控制所述上拉MOS管或下拉MOS管连通通用输入/输出口GPIO与接地端GND。

作为场效应晶体管，MOS管的电阻高低与栅极接入的电压值相关，栅极接入的电压值越高，MOS管的电阻越低。因此，上拉MOS管的栅极接入高电压，下拉MOS管的栅极接入低电压。当通用输入/输出口GPIO切换为低电平、采样模块30获取采样点21的电压时，上拉MOS管连通通用输入/输出口GPIO与接地端GND，电流从正极依次经过分压电阻R1、采样电阻R2、上拉MOS管回到负极，由于上拉MOS管的电阻值较低(低于1Ω，远远小于采样电阻R2与分压电阻R1的串联阻值)，因此，上拉MOS管对整条电路的分压可忽略不计，采样模块30获取到的采样点21电压能够反应供电模块10的电压状态。当通用输入/输出口GPIO切换为高电平时，下拉MOS管连通通用输入/输出口GPIO与接地端GND，分压模块20的输入端与输出端之间没有压差，分压模块20内不产生电流，从而不会消耗供电模块10的电量，大大节省了供电模块10的电量消耗。

处理器包括一寄存器，寄存器控制上拉MOS管及下拉MOS管之间的切换，以控制上拉MOS管或下拉MOS管连通通用输入/输出口GPIO与接地端GND，同时，寄存器还控制栅极电压的大小。

作为一种实施例，所述处理器为单片机或FPGA。

FPGA(现场可编程门阵列)或单片机实现对电路的控制。

本实用新型还提出一种答题器，所述答题器包括如上所述的采样电路，所述答题器还包括壳体，所述采样电路安装于所述壳体中，且所述壳体上装设有提示装置，所述提示装置电连接于所述采样电路的处理器；所述提示装置包括LED灯或蜂鸣器。

在本实施例中，答题器用于读取答题卡的数据信息并保存在答题器的存储器上，答题器具有一壳体，壳体设有空腔，采样电路与存储器均安装于壳体的空腔内。同时，壳体上设有提示装置，该提示装置可以为LED灯或蜂鸣器，当处理器判断供电模块10的电压不足时，处理器控制LED灯闪烁或蜂鸣器发出提示音提醒用户，另外，处理器也可根据当时的供电模块10的电压状态控制答题器进入省电模式。

以上所述仅为本实用新型的可选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种采样电路，其特征在于，所述采样电路包括：

处理器，所述处理器包括电源端、接地端，采样电压输入端以及通用输入/输出口；

供电模块，所述供电模块包括正极和负极，所述正极连接到所述电源端，所述负极连接到所述接地端；

分压模块，所述分压模块的一端连接至所述正极，另一端连接至所述通用输入/输出口，且所述分压模块包括至少一采样点；

采样模块，所述采样模块的输入端连接至所述采样点以采集所述采样点处的电压，所述采样模块的输出端连接至所述采样电压输入端；

其中，所述处理器控制所述通用输入/输出口的电平状态以控制所述采样模块采集所述供电模块的输出电压。

2.根据权利要求1所述的采样电路，其特征在于，所述分压模块包括至少一分压电阻及至少一采样电阻，所述分压电阻与所述采样电阻串联，所述采样点位于所述分压电阻与所述采样电阻的连接线上。

3.根据权利要求2所述的采样电路，其特征在于，所述采样模块包括一数模转换器，所述数模转换器连接所述采样点以获取所述采样点电压。

4.根据权利要求3所述的采样电路，其特征在于，所述数模转换器集成于所述处理器上。

5.根据权利要求3所述的采样电路，其特征在于，所述采样电阻与所述分压电阻的并联阻值小于所述数模转换器的输入阻抗。

6.根据权利要求5所述的采样电路，其特征在于，所述采样电阻的阻值小于或等于所述数模转换器输入阻抗的一半。

7.根据权利要求1所述的采样电路，其特征在于，所述通用输入/输出口与所述接地端之间连接有上拉MOS管及下拉MOS管，所述上拉MOS管及下拉MOS管均包括源极、漏极与栅极，所述源极连接所述通用输入/输出口，所述栅极连接所述处理器，所述漏极连接所述负极，所述处理器控制所述上拉MOS管或下拉MOS管连通所述通用输入/输出口与所述接地端。

8.根据权利要求1所述的采样电路，其特征在于，所述处理器为单片机或FPGA。

9.一种答题器，其特征在于，所述答题器包括如权利要求1-8任一项所述的采样电路，所述答题器还包括壳体，所述采样电路安装于所述壳体中，且所述壳体上装设有提示装置，所述提示装置电连接于所述采样电路的处理器。

10.根据权利要求9所述的答题器，其特征在于，所述答题器还包括所述提示装置包括LED灯或蜂鸣器。

Images