CN210429816U - 图像传感器的半导体结构、芯片及电子装置 - Google Patents

Abstract

本申请公开了一种图像传感器的半导体结构及相关芯片和电子装置。所述图像传感器的半导体结构(600)包括半导体衬底(101)和设置于所述半导体衬底的多个像素，其中所述多个像素包括：第一像素(P5')和第二像素(P6)，各包括：至少一光敏传感器(502、504、506、508)，用来将光线转换为电荷；以及输出电路，用来依据所述电荷产生像素输出，所述输出电路包括源跟随晶体管(108)以及行选择晶体管(110)电连接；其中，从俯视图来看，所述第一像素的所述行选择晶体管的源/漏极和所述第二像素的所述行选择晶体管的源/漏极共享所述半导体衬底的一区域。本申请对图像传感器的半导体结构的输出电路进行改良以降低面积并改善效能。

Description

图像传感器的半导体结构、芯片及电子装置

技术领域

本申请涉及一种图像传感器的半导体结构及相关芯片和电子装置，尤其涉及一种能增加源跟随晶体管的沟道长度的图像传感器的半导体结构及相关芯片和电子装置。

背景技术

CMOS图像传感器已经得到大规模生产和应用，随著画质要求的提升，像素的数目也越来越大，为了尽量在有限的面积中增加像素的数目，单位像素的尺寸要尽可能地缩小，也就是说，单位像素中的光敏传感器和输出电路的尺寸都要跟著缩小。

然而，将输出电路的尺寸缩小，往往会影响到输出电路的效能，因此，如何兼顾面积与效能，已成为本领域的一个重要的工作项目。

实用新型内容

本申请的目的之一在于公开一种图像传感器的半导体结构及相关芯片和电子装置，来解决上述问题。

本申请的一实施例公开了一种图像传感器的半导体结构，所述图像传感器的半导体结构包括半导体衬底和设置于所述半导体衬底的多个像素，其中所述多个像素包括：第一像素和第二像素，所述第一像素和所述第二像素均包括：至少一光敏传感器，用来将光线转换为电荷；以及输出电路，用来依据所述电荷产生像素输出，所述输出电路包括源跟随晶体管以及行选择晶体管，所述源跟随晶体管的一源/漏极电连接于所述行选择晶体管的一源/漏极；其中，从俯视图来看，所述第一像素的所述行选择晶体管的另一源/漏极和所述第二像素的所述行选择晶体管的另一源/漏极共享所述半导体衬底的一区域。

本申请的一实施例公开了一种芯片，包括上述的图像传感器的半导体结构。

本申请的一实施例公开了一种电子装置，包括上述的图像传感器的半导体结构。

本申请实施例针对图像传感器的半导体结构的输出电路之配置方式进行改良，可降低面积并改善输出电路的效能。

附图说明

图1为本申请的图像传感器的半导体结构的第一实施例的俯视图。

图2为本申请的图像传感器的半导体结构的第二实施例的俯视图。

图3为图1和图2的图像传感器的像素的电路图。

图4为基于图1的图像传感器的半导体结构的拜耳像素组。

图5为基于图2的图像传感器的半导体结构的拜耳像素组。

图6为本申请的图像传感器的半导体结构的第三实施例的俯视图。

图7为本申请的图像传感器的半导体结构的第四实施例的俯视图。

图8为图6和图7的图像传感器的像素的电路图。

图9为基于图6的图像传感器的半导体结构的拜耳像素组。

图10为基于图7的图像传感器的半导体结构的拜耳像素组。

图11为本申请的图像传感器应用于电子装置中的实施例的示意图。

其中，附图标记说明如下：

100、200、500、600 图像传感器

101 半导体衬底

102、502、504、506、508 光敏传感器

104、510、512、514、516 传输门

106 重置晶体管

108 源跟随晶体管

110 行选择晶体管

116、518 输出电路

300、400、700、800 拜耳像素组

1100 电子装置

1104 显示屏组件

P1、P1'、P2、P3、P3'、P4、 像素

P5、P5'、P6、P7、P7'、P8

L 沟道长度

TX、TX1、TX2、TX3、TX4 传输门控制信号

RST 重置信号

RSEL 行选择信号

POUT 输出端

WL 字线

BL 位线

VSS 第一电压

VDD 第二电压

FD 浮置扩散区

B 蓝色

Gr、Gb 绿色

R 红色

具体实施方式

以下揭示内容提供了多种实施方式或示例，其能用以实现本申请内容的不同特征。下文所述之组件与配置的具体例子系用以简化本申请内容。当可想见，这些叙述仅为例示，其本意并非用于限制本申请内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本申请内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

高分辨率甚至超高分辨率CMOS图像传感器的应用和需求越来越广泛，单位像素的尺寸必须跟著缩小，也就是说，单位像素中的光敏传感器和输出电路的尺寸都要跟著缩小，输出电路的效能不可避免地会遭遇一些影响。例如当输出电路中的源跟随晶体管的沟道长度缩小时，随机电报信号噪声会变大，本申请的图像传感器的半导体结构可藉由改变输出电路的配置，来减少像素的面积，并增加输出电路中的源跟随晶体管的沟道长度，因而降低随机电报信号噪声。此外，藉由改变输出电路的配置，本申请亦可使具有拜耳排列的同一像素组中的绿色像素(Gr和Gb)使用同一读取电路，达到避免绿色像素(Gr和Gb)因读取电路的不同而造成绿色像素(Gr和Gb)之间的影像失调问题。

图1为本申请的图像传感器的半导体结构的第一实施例的俯视图。图1中的图像传感器100包括像素P1和像素P2，且像素P1和像素P2共同形成单位像素组。应注意的是，尽管图1中的图像传感器100仅绘示了像素P1和像素P2，但图像传感器100可包括多个所述单位像素组。图3为图1的图像传感器的像素P1或像素P2的电路图，在此实施例中，像素P1与像素P2的电路图相同。

请同时参阅图1和图3。图像传感器100包括半导体衬底101，且像素P1和像素P2设置于半导体衬底101。其中半导体衬底101可以是块状半导体衬底，诸如硅衬底或绝缘体上硅(SOI)衬底。像素P1和像素P2分别包括光敏传感器102以及输出电路116。光敏传感器102的阳极电连接至第一电压VSS，光敏传感器102用来将光线转换为电荷。请注意，图1为了简洁并未另标示出输出电路116的范围，输出电路116仅标示于图3。

输出电路116用来依据光敏传感器102产生的所述电荷产生所述像素输出，输出电路116包括传输门104、重置晶体管106、源跟随晶体管108以及行选择晶体管110。其中传输门104包括闸极和两源/漏极，传输门104的闸极依据传输门控制信号TX决定传输门104导通或断开，传输门104的两源/漏极分别电连接至光敏传感器102和浮置扩散区FD。源跟随晶体管108设置于重置晶体管106和行选择晶体管110之间，具体来说，源跟随晶体管108的闸极和重置晶体管106的一源/漏极都电连接至浮置扩散区FD，重置晶体管106的另一源/漏极电连接至第二电压VDD，第二电压VDD可相同或不同于第一电压VSS。重置晶体管106的闸极依据重置信号RST的控制决定是否导通，源跟随晶体管108串接于行选择晶体管110，源跟随晶体管108的一源/漏极电连接至行选择晶体管110的一源/漏极，源跟随晶体管108的另一源/漏极电连接至第二电压VDD。行选择晶体管110的另一源/漏极作为所述像素输出的输出端POUT并电连接至位线BL，行选择晶体管110的闸极依据字线WL上的行选择信号RSEL控制决定是否导通并将所述像素输出从输出端POUT输出至位线BL。

从像素P1和像素P2的半导体结构的俯视图来看，像素P1的行选择晶体管110和像素P2的行选择晶体管110位于像素P1的源跟随晶体管108和像素P2的源跟随晶体管108之间，如此一来，像素P1的行选择晶体管110的所述另一源/漏极和像素P2的行选择晶体管110的所述另一源/漏极的位置便可重叠或接近。举例来说，在本实施例中，像素P1的行选择晶体管110的所述另一源/漏极和像素P2的行选择晶体管110的所述另一源/漏极的位置重叠，具体来说，像素P1的行选择晶体管110的所述另一源/漏极和像素P2的行选择晶体管110的所述另一源/漏极共享半导体衬底101的一区域，即像素P1的行选择晶体管110的所述另一源/漏极和像素P2的行选择晶体管110的所述另一源/漏极是彼此共享的，因此可节省一个源/漏极的面积，换句话说，像素P1和像素P2共享输出端POUT，并通过设置于所述区域上的通孔，使像素P1和像素P2电连接至位线BL。然在某些实施例中，所述区域上亦可设置超过一个通孔来将像素P1和像素P2电连接至位线BL。在某些实施例中，像素P1的行选择晶体管110的所述另一源/漏极和像素P2的行选择晶体管110的所述另一源/漏极的位置亦可接近但不重叠。

和传统的像素P1和像素P2各自的输出电路116完全分开设置相比，本申请将像素P1和像素P2配置为一组，并整合像素P1和像素P2的输出电路116，可节省面积，并将多出来的面积的部分或全部用来增加像素P1和像素P2的源跟随晶体管108的沟道长度L，以达到减少像素P1和像素P2的面积和降低随机电报信号噪声的目的。

进一步来说，从像素P1和像素P2的半导体结构的俯视图来看，在某些实施例中，像素P1的源跟随晶体管108和行选择晶体管110的配置方式对称于像素P2的源跟随晶体管108和行选择晶体管110的配置方式，也就是像素P1的源跟随晶体管108和行选择晶体管110对衬于像素P2的源跟随晶体管108和行选择晶体管110。或，在某些实施例中，像素P1的输出电路116和像素P2的输出电路116可以对衬设置，也就是像素P1的输出电路116对衬于像素P2的输出电路116。或，在某些实施例中，像素P1的光敏传感器102和输出电路116的配置方式可以对称于像素P2的光敏传感器102和输出电路116的配置方式，也就是像素P1的光敏传感器102和输出电路116对衬于像素P2的光敏传感器102和输出电路116。

从像素P1和像素P2的半导体结构的俯视图来看，在某些实施例中，像素P1的源跟随晶体管108、行选择晶体管110和像素P2的行选择晶体管110、源跟随晶体管108依序排成一列形成晶体管列。进一步来说，在某些实施例中，像素P1的重置晶体管106、源跟随晶体管108、行选择晶体管110和像素P2的行选择晶体管110、源跟随晶体管108、重置晶体管106依序排成一列形成晶体管列。像素P1的光敏传感器102和像素P2的光敏传感器102设置在所述晶体管列(从上到下依序为106、108、110、110、108、106)的同一侧。

在某些实施例中，像素P1和像素P2的上方可设置有滤色片，并依照拜耳阵列排列为像素组，如图4所示，图4为基于图1的图像传感器的半导体结构的拜耳像素组。图4中的拜耳像素组300包括两个图1所示的单位像素组，即像素P1、P2所构成的单位像素组和像素P3、P4所构成的单位像素组。像素P1的光敏传感器102上方设置有蓝色(B)滤色片，以及像素P2的光敏传感器102上方设置有绿色(Gr)滤色片，像素P3的光敏传感器102上方设置有绿色(Gb)滤色片，以及像素P4的光敏传感器102上方设置有红色(R)滤色片。换句话说，若从俯视图来看，所述蓝色(B)滤色片重叠于像素P1，所述绿色(Gr)滤色片重叠于像素P2，所述绿色(Gb)滤色片重叠于像素P3，所述红色(R)滤色片重叠于像素P4。

在某些实施例中，从像素P1和像素P2的半导体结构的俯视图来看，像素P1的光敏传感器102和像素P2的光敏传感器102设置在所述晶体管列(从上到下为106、108、110、110、108、106)的相对两侧。图2为本申请的图像传感器的半导体结构的第二实施例的俯视图。图2中的图像传感器200包括像素P1'和像素P2，且像素P1'和像素P2共同形成单位像素组。图1的图像传感器100和图2的图像传感器200的电路实际上并没有改变，和图1的图像传感器100的不同之处在于，图1的图像传感器100的像素P1和像素P2设置在所述晶体管列(从上到下为106、108、110、110、108、106)的同一侧，但图2的图像传感器200的像素P1'和像素P2设置在所述晶体管列(从上到下为106、108、110、110、108、106)的不同侧，且图像传感器200的像素P1'和像素P2仍共享输出端POUT，即像素P1'的输出端POUT和像素P2的输出端POUT共享通孔以电连接至位线BL。

应注意的是，尽管图2中的图像传感器200仅绘示了像素P1'和像素P2，但图像传感器200可包括多个所述单位像素组。由于图1的图像传感器100和图2的图像传感器200的电路实际上并没有改变，只是改变半导体结构的配置方式，因此图3亦为图2的图像传感器的像素P1'或像素P2的电路图，在此实施例中，像素P1'或像素P2的电路图相同。

在某些实施例中，像素P1'和像素P2的上方可设置有滤色片，并依照拜耳排列为像素组，如图5所示，图5为基于图2的图像传感器的半导体结构的拜耳像素组。图5中的拜耳像素组400包括两个图2所示的单位像素组，即像素P1'、P2所构成的单位像素组和像素P3'、P4所构成的单位像素组。像素P1'的光敏传感器102上方设置有绿色(Gb)滤色片，以及像素P2的光敏传感器102上方设置有括绿色(Gr)滤色片，像素P3'的光敏传感器102上方设置有蓝色(B)滤色片，以及像素P4的光敏传感器102上方设置有红色(R)滤色片。换句话说，若从俯视图来看，所述绿色(Gb)滤色片重叠于像素P1'，所述绿色(Gr)滤色片重叠于像素P2，所述蓝色(B)滤色片重叠于像素P3'，所述红色(R)滤色片重叠于像素P4。

图5的拜耳像素组400中，像素P1'和像素P2的上方皆设置绿色(Gb和Gr)滤色片，并且像素P1'和像素P2共享输出端POUT，也就是说，像素P1'和像素P2会通过同一条位线BL进入同一读取电路，好处在于避免绿色像素(Gr和Gb)因进入不同的读取电路而造成绿色像素(Gr和Gb)之间的影像失调问题，应注意的是，实际上读取电路之间难免存在偏差，因此若同一拜耳像素组中的绿色像素(Gr和Gb)进入不同的读取电路被读取，会造成上述的影像失调问题。因此图5的拜耳像素组400中和图4的拜耳像素组300相比，图5的拜耳像素组400可改善上述的影像失调问题。

在某些实施例中，可将图1的像素P1和像素P2分别变化为多个共享像素，例如以2×2为基础的共享像素。图6为本申请的图像传感器的半导体结构的第三实施例的俯视图。图6的图像传感器500包括2×2为基础的共享像素P5和2×2为基础的共享像素P6，具体来说，像素P5和像素P6分别包括四个子像素以形成2×2为基础的共享像素P5和P6，且像素P5和像素P6共同形成单位像素组。图6的图像传感器500和图1的图像传感器100的不同之处在于，图6的像素P5和P6分别包括四个光敏传感器502、504、506和508对应第一像素P5和第二像素P6各自的所述四个子像素。应注意的是，尽管图6中的图像传感器500仅绘示了像素P5和像素P6，但图像传感器500可包括多个所述单位像素组。图8为图6的图像传感器的像素P5或像素P6的电路图，在此实施例中，像素P5或像素P6的电路图相同。

图6的像素P5及像素P6的输出电路518和图1的像素P1及像素P2的输出电路116大致相同，差别在于像素P5或像素P6分别具有四个传输门510、512、514和516以对应四个光敏传感器502、504、506和508。除此之外，图6的像素P5或像素P6保留了图1的像素P1或像素P2的所有优点。

图7为本申请的图像传感器的半导体结构的第四实施例的俯视图。图7的图像传感器600包括2×2为基础的共享像素P5'和2×2为基础的共享像素P6，且像素P5'和像素P6共同形成单位像素组。图7的图像传感器600和图6的图像传感器500的电路实际上并没有改变，和图6的图像传感器500的不同之处在于，图6的图像传感器500的像素P5和像素P6设置在所述晶体管列(从上到下为106、108、110、110、108、106)的同一侧，但图7的图像传感器600的像素P5'和像素P6设置在所述晶体管列(从上到下为106、108、110、110、108、106)的不同侧，且图像传感器600的像素P5'和像素P6仍共享输出端POUT，即像素P5'的输出端POUT和像素P6的输出端POUT共享通孔以电连接至位线BL。

应注意的是，尽管图7中的图像传感器600仅绘示了像素P5'和像素P6，但图像传感器600可包括多个所述单位像素组。由于图6的图像传感器500和图7的图像传感器600的电路实际上并没有改变，只是改变半导体结构的配置方式，因此图8亦为图7的图像传感器的像素P5'或像素P6的电路图，在此实施例中，像素P5'或像素P6的电路图相同。

图9为基于图6的图像传感器的半导体结构的拜耳像素组。图10为基于图7的图像传感器的半导体结构的拜耳像素组。相似于图4和图5之于图1和图2，图9和图10亦为增加滤色片后之拜耳像素组的排列实施例，其细节便不多做赘述。

本申请还提供了一种芯片，其包括图像传感器100/200/300/400/500/600/700/800。本申请还提供了一种电子装置，图11为本申请的图像传感器应用于电子装置1100中的实施例的示意图，如图11所示，电子装置1100包括显示屏组件1104和图像传感器100/200/300/400/500/600/700/800。其中，电子装置1100可为例如智能型手机、个人数字助理、手持式计算机系统、平板计算机或数码相机等任何电子装置。

上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本申请内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本申请内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本申请内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本申请内容之精神与范围。

Claims (16)

1.一种图像传感器的半导体结构，其特征在于，所述图像传感器的半导体结构包括半导体衬底和设置于所述半导体衬底的多个像素，其中所述多个像素包括：

第一像素和第二像素，所述第一像素和所述第二像素均包括：

至少一光敏传感器，用来将光线转换为电荷；以及

输出电路，用来依据所述电荷产生像素输出，所述输出电路包括源跟随晶体管以及行选择晶体管，所述源跟随晶体管的一源/漏极电连接于所述行选择晶体管的一源/漏极；

其中，从俯视图来看，所述第一像素的所述行选择晶体管的另一源/漏极和所述第二像素的所述行选择晶体管的另一源/漏极共享所述半导体衬底的一区域。

2.如权利要求1所述的图像传感器的半导体结构，其中从俯视图来看，所述第一像素的所述源跟随晶体管和所述第一像素的所述行选择晶体管的配置方式对称于所述第二像素的所述源跟随晶体管和所述第二像素的所述行选择晶体管的配置方式。

3.如权利要求1所述的图像传感器的半导体结构，其特征在于，另包括位线，其中所述第一像素的所述输出电路，通过将其中的所述行选择晶体管的所述另一源/漏极，来输出所述像素输出；所述第二像素的所述输出电路，通过将其中的所述行选择晶体管的所述另一源/漏极来输出所述像素输出，且所述半导体衬底的所述区域具有一通孔，所述第一像素和所述第二像素共享所述通孔以电连接至所述位线。

4.如权利要求3所述的图像传感器的半导体结构，其中所述第一像素的所述输出电路另包括重置晶体管电连接至所述第一像素的所述源跟随晶体管；所述第二像素的所述输出电路另包括重置晶体管电连接至所述第二像素的所述源跟随晶体管。

5.如权利要求4所述的图像传感器的半导体结构，其中从俯视图来看，在所述第一像素中，所述源跟随晶体管设置于所述重置晶体管和所述行选择晶体管之间；以及在所述第二像素中，所述源跟随晶体管设置于所述重置晶体管和所述行选择晶体管之间。

6.如权利要求3所述的图像传感器的半导体结构，其中所述第一像素的所述输出电路另包括至少一传输门电连接于所述第一像素的所述至少一光敏传感器和所述第一像素的所述源跟随晶体管之间；所述第二像素另包括至少一传输门电连接于所述第二像素的所述至少一光敏传感器和所述第二像素的所述源跟随晶体管之间。

7.如权利要求1所述的图像传感器的半导体结构，其中所述第一像素和所述第二像素分别包括四个子像素以形成2×2的共享像素，且所述第一像素和所述第二像素各包括四个光敏传感器对应所述第一像素和所述第二像素各自的所述四个子像素。

8.如权利要求3所述的图像传感器的半导体结构，其中从俯视图来看，所述第一像素的所述源跟随晶体管、所述第一像素的所述行选择晶体管、所述第二像素的所述源跟随晶体管、和所述第二像素的所述行选择晶体管排成一列形成晶体管列。

9.如权利要求8所述的图像传感器的半导体结构，其中从俯视图来看，所述第一像素的所述至少一光敏传感器和所述第二像素的所述至少一光敏传感器设置在所述晶体管列的同一侧。

10.如权利要求9所述的图像传感器的半导体结构，其特征在于，另包括分别设置于所述第一像素和所述第二像素之上的蓝色滤色片及绿色滤色片，从俯视图来看，所述蓝色滤色片重叠于所述第一像素，以及所述绿色滤色片重叠于所述第二像素。

11.如权利要求9所述的图像传感器的半导体结构，其特征在于，另包括分别设置于所述第一像素和所述第二像素之上的绿色滤色片及红色滤色片，从俯视图来看，所述绿色滤色片重叠于所述第一像素，以及所述红色滤色片重叠于所述第二像素。

12.如权利要求8所述的图像传感器的半导体结构，其中从俯视图来看，所述第一像素的所述至少一光敏传感器和所述第二像素的所述至少一光敏传感器分别设置在所述晶体管列的相对两侧。

13.如权利要求12所述的图像传感器的半导体结构，其特征在于，另包括设置于所述第一像素和所述第二像素之上的绿色滤色片，从俯视图来看，所述绿色滤色片重叠于所述第一像素以及所述第二像素。

14.如权利要求12所述的图像传感器的半导体结构，其特征在于，另包括分别设置于所述第一像素和所述第二像素之上的蓝色滤色片及红色滤色片，从俯视图来看，所述蓝色滤色片重叠于所述第一像素，以及所述红色滤色片重叠于所述第二像素。

15.一种芯片，其特征在于，包括：

如权利要求1-14中任一项所述的图像传感器的半导体结构。

16.一种电子装置，其特征在于，包括：

如权利要求1-14中任一项所述的图像传感器的半导体结构。

Images