CN210429797U - 毫米波频段放大器芯片封装结构 - Google Patents

毫米波频段放大器芯片封装结构 Download PDF

Info

Publication number
CN210429797U
CN210429797U CN201921947625.3U CN201921947625U CN210429797U CN 210429797 U CN210429797 U CN 210429797U CN 201921947625 U CN201921947625 U CN 201921947625U CN 210429797 U CN210429797 U CN 210429797U
Authority
CN
China
Prior art keywords
chip
port
metal layer
radio frequency
ports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921947625.3U
Other languages
English (en)
Inventor
张晓朋
吴兰
高博
曲韩宾
邢浦旭
崔培水
谷江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hebei Xinhuabei Integrated Circuit Co ltd
Original Assignee
Hebei Xinhuabei Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hebei Xinhuabei Integrated Circuit Co ltd filed Critical Hebei Xinhuabei Integrated Circuit Co ltd
Priority to CN201921947625.3U priority Critical patent/CN210429797U/zh
Application granted granted Critical
Publication of CN210429797U publication Critical patent/CN210429797U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

本实用新型提供了一种毫米波频段放大器芯片封装结构，涉及芯片封装技术领域，包括芯片、封装基板和封盖；封装基板上设有自上而下顺次层叠设置的第一金属层、第一介质层、第二金属层、第二介质层以及第三金属层，封盖设置于封装基板上且用于封盖封装基板，封盖设有开口向下的内腔。本实用新型提供的毫米波频段放大器芯片封装结构形式，采用封装基板和封盖结合的形式，并在封装基板上设置容纳槽的形式实现对芯片的容纳，有效的缩短了芯片与封装基板之间的连接长度，便于降低寄生电感，提高了芯片的传输能力。带有内腔的封盖使芯片的芯片直流端口与封装基板的连接直接接触空气，降低了高频波段的损耗，提高了芯片的自身射频性能。

Description

毫米波频段放大器芯片封装结构
技术领域
本实用新型属于芯片封装技术领域，更具体地说，是涉及一种毫米波频段放大器芯片封装结构。
背景技术
随着毫米波频段技术的发展，毫米波通信技术被广泛应用于移动通信、雷达探测、电子对抗、精确制导等领域。毫米波频段的放大器芯片一般采用单片微波集成电路的设计，具有微波性能好、集成度高的优势。
目前，微波射频芯片多采用塑封封装工艺。该工艺首先制作金属的封装载体框架，然后在框架上粘接芯片，把芯片键合到封装引脚上，通过注塑机完成芯片注塑，最后通过切割工艺形成最终的封装产品。该封装结构只适用于低于 10GHz的频段的芯片封装，对于20GHz以上的5G毫米波频段放大器，存在寄生损耗过大的问题，无法保证芯片的优越性能。
实用新型内容
本实用新型的目的在于提供一种毫米波频段放大器芯片封装结构，以解决现有技术中存在的塑封结构容易造成毫米波放大器损耗过大、难以发挥其优越性能的技术问题。
为实现上述目的，本实用新型采用的技术方案是：提供一种毫米波频段放大器芯片封装结构，包括芯片、封装基板和封盖；芯片的上表面外周设有若干个芯片直流端口以及至少两个芯片射频端口；封装基板设有自上而下顺次层叠设置的第一金属层、第一介质层、第二金属层、第二介质层以及第三金属层，第一金属层的中部以及第一介质层的中部分别设有上下贯通的通孔，第一金属层和第一介质层的内壁与第二金属层形成用于容纳芯片的容纳槽；封盖设置于封装基板上且用于封盖封装基板，封盖设有开口向下的内腔。
作为本申请另一实施例，第一金属层包括若干个与芯片直流端口相对应的第一直流端口以及与芯片射频端口相对应的第一射频端口，相邻两个第一直流端口之间间隔设置；第二金属层上与第一直流端口和第一射频端口上下对应的位置设有避让槽；第三金属层包括若干个与第一直流端口上下一一相对应的第三直流端口、与第一射频端口上下一一对应且相连的第三射频端口以及位于若干个第三直流端口中部的第一中心层，相邻两个第三直流端口之间间隔设置，且第三直流端口与第一中心层之间间隔设置。
作为本申请另一实施例，第一金属层还包括四个分别设置于第一介质层的四角处的角部金属层，角部金属层靠近第一射频端口的一侧与第三金属层之间还设有若干个接地柱。
作为本申请另一实施例，位于第一射频端口两侧的两个角部金属层之间还设有用于避让第一射频端口的外扩口。
作为本申请另一实施例，第二金属层还包括设置于避让槽内的第二射频端口和第二直流端口，第二射频端口与第一射频端口一一上下对应，第二直流端口与第一直流端口一一上下对应。
作为本申请另一实施例，容纳槽内还设有若干个位于芯片的外周的电容，电容与芯片直流端口一一对应相连，且电容与第一直流端口分别一一对应相连。
作为本申请另一实施例，第一射频端口远离芯片的一端设有第一半圆部，第三射频端口靠近芯片的一端设有第二半圆部，第二半圆部与第一半圆部上下对应且通过金属化通孔相连。
作为本申请另一实施例，第一中心层与第二金属层之间设有铜条，铜条的长度方向垂直于上下方向设置。
作为本申请另一实施例，第三金属层的底面上设有位于第三射频端口两侧且用于与PCB板连接的第一接地端口，第三金属层的底面上还设有位于容纳槽下方的第二接地端口。
作为本申请另一实施例，所述封盖的底面边缘处设有用于与所述封装基板的外周粘合的胶粘层，所述芯片与所述封装基板采用导电胶粘接。
本实用新型提供的毫米波频段放大器芯片封装结构的有益效果在于：与现有技术相比，本实用新型提供的毫米波频段放大器芯片封装结构形式，采用封装基板和封盖结合的形式，并在封装基板上设置容纳槽的形式实现对芯片的容纳，有效的缩短了芯片与封装基板的连接长度，便于降低寄生电感，有效的提高了高频段的毫米波放大器芯片的传输能力。带有内腔的封盖使芯片的芯片直流端口与封装基板的连接直接接触空气，降低了高频波段的损耗，提高了芯片的自身射频性能。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的毫米波频段放大器芯片封装结构的封装基板的实施例一的结构示意图；
图2为本实用新型实施例提供的毫米波频段放大器芯片封装结构的封装基板的实施例二的结构示意图；
图3为本实用新型实施例提供的毫米波频段放大器芯片封装结构的主视剖视结构示意图；
图4为图3的俯视结构示意图；
图5为图3中A-A的局部剖视结构示意图；
图6为图2中第二金属层的结构示意图；
图7为图1中第三金属层的底面结构示意图。
其中，图中各附图标记：
100、芯片；110、芯片射频端口；120、芯片直流端口；130、电容；140、键合丝；210、第一金属层；211、第一射频端口；212、第一直流端口；213、角部金属层；214、第一半圆部；215、外扩口；216、接地柱；220、第二金属层；221、第二射频端口；222、第二直流端口；223、避让槽；230、第三金属层；231、第三射频端口；232、第三直流端口；233、第一中心层；234、第二半圆部；235、第一接地端口；236、第二接地端口；240、第一介质层；250、第二介质层；260、容纳槽；270、金属化通孔；280、铜条；300、封盖；310、内腔。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
请一并参阅图1至图7，现对本实用新型提供的毫米波放大器芯片封装结构进行说明。包括芯片100、封装基板和封盖300；芯片100的上表面外周设有若干个芯片直流端口120以及两个芯片射频端口110；封装基板上设有自上而下顺次层叠设置的第一金属层210、第一介质层240、第二金属层220、第二介质层250以及第三金属层230。第一金属层210以及第一介质层240的中部设有上下贯通的通孔，第一金属层210和第一介质层240的内壁与第二金属层220 形成用于容纳芯片100的容纳槽260。封盖300设置于封装基板上且用于封盖300封装基板，封盖300设有开口向下的内腔310。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
本实用新型提供的一种毫米波放大器芯片封装结构，与现有技术相比，本实用新型提供的毫米波放大器芯片封装结构形式，采用封装基板和封盖300结合的形式，并在封装基板上设置容纳槽260的形式实现对芯片100的容纳，有效的缩短了芯片100的芯片射频端口110与封装基板的第一射频端口211的连接长度，便于降低寄生电感和射频传输的损耗，有效的提高了高频段的毫米波放大器芯片的传输能力。带有内腔310的封盖300，通过外周的底面与封装基板的顶面相连，使得与封装基板顶面齐平的芯片100与封盖300的内腔310之间设有间隙，进而使芯片射频端口110或芯片直流端口120能够直接接触空气，避免了传统封装需要接触电解质造成的损耗，有效的降低了高频波段的损耗。
进一步的，芯片射频端口110可以设置为两个、三个或者四个的形式，其最少设置为两个，对应的第一射频端口211和第二射频端口221也设置为与芯片射频端口110数量一致的形式。
作为本实用新型实施例的一种具体实施方式，请参阅图1至图7，第一金属层210包括若干个与芯片直流端口120相对应的第一直流端口212以及两个与芯片射频端口110相对应的第一射频端口211，相邻两个第一直流端口212 之间间隔设置；第二金属层220上与第一直流端口212和第一射频端口211上下对应的位置设有避让槽223。
第三金属层230包括若干个与第一直流端口212上下一一相对应的第三直流端口232、两个与第一射频端口211上下一一对应且相连的第三射频端口231 以及位于若干个第三直流端口232中部的第一中心层233，相邻两个第三直流端口232之间间隔设置且第一中心层233与第三直流端口232之间间隔设置。
本实施例中，芯片射频端口110与对应的第一射频端口211通过键合丝140 相连。键合丝140可以采用双根或者多根的形式，能够实现较小的集成电感，提高封装性能。本实施例中，键合丝140采用双根25μm的金丝，采用锲焊或球焊的方式进行连接。
进一步的，第一射频端口211上设有用于与键合丝140键合的镀层，镀层的材质为镍钯金。第一射频端口211上镀层的设置可以提高与键合丝140的键合强度，提高封装的可靠性。第一射频端口211采用了化学镀镍钯浸金技术进行表面处理，封装基板上的第一射频端口211与第二射频端口221采用共面波导线进行连接。第三金属层230上的第三射频端口231及走线、第一金属层210 上的第一射频端口211及走线统称为中心导体，中心导体的主要参考地为同层金属，中心导体走线宽度较宽，传输损耗较低，一般可控制在0.1dB左右，较宽的射频走线有利于与封装基板与位于封装基板下方的PCB板的焊接，对加工及后期装配要求较低。
自上而下顺次层叠设置的第一金属层210、第一介质层240、第二金属层 220、第二介质层250以及第三金属层230能够实现多层布线，有效的满足射频布线和电源布线的要求。在封装基板上设置容纳槽260进行芯片100的安装的方式，还使芯片100与封装基板的底面之间的距离有效缩短，进而缩短了芯片 100的散热路径，提高散热效率，有助于芯片100稳定可靠的工作。
本实施例中，第一介质层240和第二介质层250采用低介电损耗因子的树脂材料，可以有效降低损耗，适合高频段的毫米波放大器芯片。封盖300采用耐高温塑料材质，通过与封装基板的粘接实现结构的密封，相比传统的注塑式塑封而言，粘接操作十分简单方便。该结构适合GaN毫米波放大器芯片或GaAs 毫米波放大器芯片。
根据加工要求和实际应用，第一金属层210、第二金属层220以及第三金属层230的厚度在18um-30um之间，第一介质层240和第二介质层250的厚度在60um-100um之间。第一金属层210作为射频走线和直流馈电层，第二金属层 220作为接地层、走线层使用。在实际生产中，封装基板后续要焊接于PCB板上，所以第三金属层230作为焊盘层使用，与PCB焊盘焊接。
上述层叠设置方式，省去了塑封工艺中的定制专用塑封框架的繁琐工序，能够很好的满足射频布线和电源布线的要求，同时还利于降低高频波段的损耗。设置在封装基板上的容纳槽260，更容易保证芯片100的安装精度，同时还能提高安装效率。
本实施例中，根据实际所需将第一直流端口212与第三直流端口232进行连接，二者之间通过金属化通孔270相连。
本实施例中，容纳槽260的深度和芯片100的厚度一致，使芯片100安装完成后芯片100的顶面与封装基板的顶面持平。该设置能够缩短芯片射频端口 110与第一射频端口211之间的距离，且有效的减小了键合丝140的弯曲弧度。同时芯片100固定于容纳槽260中，芯片100与封装基板底面之间的距离为第二金属层220、第二介质层250以及第三金属层230的厚度和，相比传统的将芯片100贴在基板表面的方式，有效的缩短了芯片100与封装基板底面之间的距离，降低了芯片100与外部的热阻。
进一步的，芯片100在容纳槽260中安装时，为了实现芯片射频端口110 与第一射频端口211距离的进一步缩短，应减小芯片100设有芯片射频端口110 的两侧边与容纳槽260内壁之间的间距，本实施例中采用50-200μm的间距范围，便于缩短键合丝140的长度，而芯片100另外两条侧边则不限制与容纳槽 260另外两侧壁的间距，可以采用较大的间距以实现便于加工的效果。
本实施例中，第二金属层220上设有避让槽223，采用共面波导线连接第一射频端口211与第三射频端口231，第三金属层230上的第三射频端口231 及走线、第一金属层210上的第一射频端口211及走线主要参考地为与其等高设置的同层金属，第三金属层230的第三射频端口231走线宽度较宽，传输损耗较低，一般可控制在0.1dB左右，较宽的射频走线有利于与PCB板的焊接，对加工及后期装配要求较低。PCB板，是英文Printed Circuit Board的缩写指的是印制电路板。
进一步的，在避让槽223内可以设置用于对金属化通孔270定位的定位金属，定位金属截面积较小，便于实现第一射频端口211与第三射频端口231或第一直流端口212与第三直流端口232之间金属化通孔270的定位与安装。
作为本实用新型实施例的一种具体实施方式，请参阅图2至图3，第一金属层210还包括四个分别设置于第一介质层240的四角处的角部金属层213，角部金属层213靠近第一射频端口211的一侧与第三金属层230之间还设有若干个接地柱216。角部金属层213、第三金属层230和接地柱216组成导波系统的参考地平面，多个接地柱216的布置可以使参考地平面更完整，第三金属层 230上的第三射频端口231及走线、第一金属层210上的第一射频端口211及走线统称为中心导体，中心导体的特征阻抗更具有连续性，便于降低封装后射频端口的反射系数。
作为本实用新型实施例的一种具体实施方式，请参阅图2至图3，位于第一射频端口211两侧的两个角部金属层213之间还设有用于避让第一射频端口 211的外扩口215，第二金属层220和第三金属层230上与第一金属层210对应的位置也设有外扩口215。外扩口215可以使参考地过渡更平滑，避免导波系统容易产生高低波导模的问题。
作为本实用新型实施例的一种具体实施方式，请参阅图2和图6，第二金属层220还包括设置于避让槽223内的第二射频端口221和第二直流端口222，第二射频端口221与第一射频端口211一一上下对应，第二直流端口222与第一直流端口212一一上下对应。第二射频端口221为与第二金属层220间隔设置的圆形金属片，第二射频端口221设置在避让槽223内，避让槽223内除第二射频端口221以外的位置被第二金属层220覆盖，且保证第二射频端口221 与该部分第二金属层220之间设有间隙。
本实施例中，在避让槽223设置了第二射频端口221和第二直流端口222，采用该结构作为中心导体的第三金属层230上的第三射频端口231及走线加和第一金属层210上的第一射频端口211及走线的周围有较完整的参考地平面，虽然射频走线宽度较小，射频走线损耗较高，且对加工及后期装配要求较高，但是具有导波系统反射较小，传输带宽更宽的优势。这是因为微带线在进行高次波导模主在传输过程中，介质层厚度越小，高次波导模的频率越高。采用该结构，中心导体与地平面间距介质层厚度更小，高次波导模频率越高，因此主模传输带宽更宽，更不容易激励起高次模波导模。
作为本实用新型实施例的一种具体实施方式，请参阅图4，容纳槽260内还设有若干个位于芯片100的外周的电容130，电容130与芯片直流端口120 一一对应相连，且电容130与第一直流端口212分别一一对应相连。本实施例中，芯片直流端口120与第一直流端口212通过电容130进行衔接，此处设置电容130，可以对封装的芯片100提供电源去耦滤波处理，提高芯片100的射频稳定性参数，降低外界杂波对芯片100的功能的干扰。
作为本实用新型实施例的一种具体实施方式，请参阅图1、图2、图4和图 5，第一射频端口211远离芯片100的一端设有第一半圆部214，第三射频端口 231靠近芯片100的一端设有第二半圆部234，第二半圆部234与第一半圆部 214上下对应且通过金属化通孔270相连。第一半圆部214和第二半圆部234 采用金属化通孔270连接的方式可以降低第三金属层230上的第三射频端口 231及走线、第一金属层210上的第一射频端口211及走线的寄生参数，改善中心导体导波过程阻抗的不连续性，降低封装后芯片射频端口110的反射系数。
本实施例中，金属化通孔270的主轴沿上下方向设置，也就是与封装基板的板面垂直的形式。金属化通孔270是用于连接第一金属层210与第三金属层 230的通孔，金属化通孔270的周围可以制作多个接地的接地柱216，用于形成同轴线传输效应，从而减少微波信号传输的不连续性，降低金属化通孔270的传输损耗。
作为本实用新型实施例的一种具体实施方式，请参阅图1至图3，第一中心层233与第二金属层220之间设有铜条280，铜条280的长度方向垂直于上下方向设置。本实施例中，容纳槽260的底面即为第二金属层220，第二金属层220具有良好的导电性能，容纳槽260的内壁上也设有导电层。铜条280的顶面与第二金属层220的底面接触，铜条280的底面与第一中心层233的顶面接触，由于铜材质是导热性能良好的材质，能够实现芯片100位置的热量的快速导出。
进一步的，铜条280的宽度在100um-300um之间，铜条280的宽度与相邻两个铜条280之间的间距的比例为5:1～2:1，该参数范围能够保证良好的热传输性能。铜条280的厚度与第二介质层250的厚度一致，用于连接第二金属层 220和第三金属层230，降低了芯片100的接地电感，形成良好的接地通路，同时也形成良好的导热通路。
第二金属层220、铜条280和第一中心层233相结合的设置形式降低了芯片100的接地电感，形成良好的接地通路，同时也形成良好的导热通路。铜条280的长向垂直于上下方向设置，可以采用平行于容纳槽260长度方向的方向设置的形式，也可以采用垂直于容纳槽260长度方向的方向设置的形式，还可以采用与容纳槽260长度方向呈一定夹角设置的形式。
进一步的，铜条280还可以设置为位于容纳槽260下方的铜材质的圆柱体构件的形式，铜材质的圆柱体构件的主轴沿上下方向设置，顶端延伸至第二金属层220，底端延伸至第一中心层233，能够实现同样的导热功能。
作为本实用新型实施例的一种具体实施方式，请参阅图7，本实施例中，第三金属层230上的第三射频端口231的两侧各有一个用于与PCB板连接的第一接地端口235，芯片100下方对应的第三金属层230的底面上设有用于与PCB 板的铺地金属层连接的第二接地端口236，第三金属层230作为封装基板的铺地金属层使用，第一接地端口235和第二接地端口236的设置可以使封装基板的铺地金属层(也就是第三金属层230)与PCB板的铺地金属层充分连接，降低了第三射频端口231与PCB连接时的传输损耗。
请参阅图3，封盖300的底面边缘处设有用于与封装基板的外周粘合的胶粘层，芯片100与封装基板采用导电胶粘接。封盖300的底面边缘处设有用于与封装基板的外周粘合的胶粘层，芯片100与容纳槽260采用导电胶粘接。封盖300通过底面外周的胶粘层实现与封装基板之间的有效粘合，粘合时通过加热实现胶粘层的融化，实现封盖300和封装基板之间有效粘合为整体的效果。
上述毫米波放大器芯片封装结构的制作方法：
1.制作封装基板：层叠设置的第一金属层210、第一介质层240、第二金属层220、第二介质层250以及第三金属层230。第一介质层240和第二介质层 250选用厚度为60um的高频板材，第一金属层210、第二金属层220和第三金属层230分别采用厚度为30um的铜层。在第一介质层240上开设容纳槽260，开槽深度为60um，容纳槽260底部露出第二金属层220，芯片100与第一射频端口211及第二射频端口221相邻的一侧边缘距容纳槽260的边缘距离为60um；将第一金属层210的表面进行镀涂处理，镀层采用镍钯金材质，镍、钯、金三种材质自下而上层叠设置，具有较软的质地，便于提高键合丝140在第一金属层210上的附着力，有助于提高粘附性能。
2.粘接芯片100至封装基板上：将封装基板放置到粘接台上，通过高导热率的导电胶将芯片100粘接到封装基板的容纳槽260中；将已经粘接芯片100 的封装基板放置到高温烘箱内，烘干温度为150℃，烘干时间4小时，使芯片 100与封装基板之间的粘接胶充分固化，满足芯片100固定和导热的要求。
3.键合芯片射频端口110与第一射频端口211并键合芯片直流端口120与第一直流端口212，将已经粘接好芯片100的封装基板放置到键合台上，加热到键合需要的温度120℃；采用25um金丝，键合芯片射频端口110与第一射频端口211，键合芯片直流端口120与第一直流端口212。
4、安装封盖300：将已经键合好芯片100的封装基板加热至125℃；封盖 300固定到封装基板正上方，保持封装基板及封盖300温度125℃不变，施加一定压力，保持10min-30min，使封盖300的粘接胶充分融化，继续升温至160℃保持1小时；将封装好的芯片100自然冷却到室温。
最后对封装好的产品进行外观及X光检查，判断是否划伤或者有键合丝140 压断等现象，采用激光对封装产品的正面进行打标。
本实用新型提供的毫米波放大器芯片封装方法，利用封装基板上设置容纳槽260的形式实现对芯片100的容纳，有效的缩短了芯片100的芯片射频端口 110与封装基板的第一射频端口211的键合丝140的长度，便于降低寄生电感和射频传输的损耗，有效的提高了高频段的毫米波放大器芯片的传输能力。封盖300的内腔310，使得与封装基板顶面齐平的芯片100与封盖300的内腔310 之间设有间隙，进而使芯片射频端口110或芯片直流端口120能够直接接触空气，避免了传统封装需要接触电解质造成的损耗，有效的降低了高频波段的损耗。
以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.毫米波频段放大器芯片封装结构，其特征在于，包括芯片、封装基板和封盖；
芯片的上表面外周设有若干个芯片直流端口以及至少两个芯片射频端口；
封装基板设有自上而下顺次层叠设置的第一金属层、第一介质层、第二金属层、第二介质层以及第三金属层，所述第一金属层的中部以及所述第一介质层的中部分别设有上下贯通的通孔，所述第一金属层和所述第一介质层的内壁与所述第二金属层形成用于容纳所述芯片的容纳槽；
封盖设置于所述封装基板上且用于封盖所述封装基板，所述封盖设有开口向下的内腔。
2.如权利要求1所述的毫米波频段放大器芯片封装结构，其特征在于，所述第一金属层包括若干个与所述芯片直流端口相对应的第一直流端口以及与所述芯片射频端口相对应的第一射频端口，相邻两个所述第一直流端口之间间隔设置；
所述第二金属层上与所述第一直流端口和所述第一射频端口上下对应的位置设有避让槽；
所述第三金属层包括若干个与所述第一直流端口上下一一相对应的第三直流端口、与所述第一射频端口上下一一对应且相连的第三射频端口以及位于若干个所述第三直流端口中部的第一中心层，相邻两个所述第三直流端口之间间隔设置，且所述第三直流端口与所述第一中心层之间间隔设置。
3.如权利要求2所述的毫米波频段放大器芯片封装结构，其特征在于，所述第一金属层还包括四个分别设置在所述第一介质层上表面的四角处的角部金属层，所述角部金属层靠近所述第一射频端口的一侧与所述第三金属层之间还设有若干个接地柱。
4.如权利要求3所述的毫米波频段放大器芯片封装结构，其特征在于，位于所述第一射频端口两侧的两个所述角部金属层之间还设有用于避让所述第一射频端口的外扩口。
5.如权利要求2所述的毫米波频段放大器芯片封装结构，其特征在于，所述第二金属层还包括设置于所述避让槽内的第二射频端口和第二直流端口，所述第二射频端口与所述第一射频端口一一上下对应，所述第二直流端口与所述第一直流端口一一上下对应。
6.如权利要求2所述的毫米波频段放大器芯片封装结构，其特征在于，所述容纳槽内还设有若干个位于所述芯片的外周的电容，所述电容与所述芯片直流端口一一对应相连，且所述电容与所述第一直流端口分别一一对应相连。
7.如权利要求2所述的毫米波频段放大器芯片封装结构，其特征在于，所述第一射频端口远离所述芯片的一端设有第一半圆部，所述第三射频端口靠近所述芯片的一端设有第二半圆部，所述第二半圆部与所述第一半圆部上下对应且通过金属化通孔相连。
8.如权利要求2所述的毫米波频段放大器芯片封装结构，其特征在于，所述第一中心层与所述第二金属层之间设有铜条，所述铜条的长度方向垂直于上下方向设置。
9.如权利要求2-7任一项所述的毫米波频段放大器芯片封装结构，其特征在于，所述第三金属层的底面上设有位于所述第三射频端口两侧且用于与PCB板连接的第一接地端口，所述第三金属层的底面上还设有位于所述容纳槽下方的第二接地端口。
10.如权利要求2-7任一项所述的毫米波频段放大器芯片封装结构，其特征在于，所述封盖的底面边缘处设有用于与所述封装基板的外周粘合的胶粘层，所述芯片与所述封装基板采用导电胶粘接。
CN201921947625.3U 2019-11-12 2019-11-12 毫米波频段放大器芯片封装结构 Active CN210429797U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921947625.3U CN210429797U (zh) 2019-11-12 2019-11-12 毫米波频段放大器芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921947625.3U CN210429797U (zh) 2019-11-12 2019-11-12 毫米波频段放大器芯片封装结构

Publications (1)

Publication Number Publication Date
CN210429797U true CN210429797U (zh) 2020-04-28

Family

ID=70369470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921947625.3U Active CN210429797U (zh) 2019-11-12 2019-11-12 毫米波频段放大器芯片封装结构

Country Status (1)

Country Link
CN (1) CN210429797U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497948A (zh) * 2022-01-26 2022-05-13 中国电子科技集团公司第十三研究所 一种毫米波转换结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497948A (zh) * 2022-01-26 2022-05-13 中国电子科技集团公司第十三研究所 一种毫米波转换结构
CN114497948B (zh) * 2022-01-26 2023-05-16 中国电子科技集团公司第十三研究所 一种毫米波转换结构

Similar Documents

Publication Publication Date Title
CN110739288A (zh) 毫米波频段放大器芯片封装结构及制作方法
US9426929B2 (en) Leadframe package with integrated partial waveguide interface
US9219041B2 (en) Electronic package for millimeter wave semiconductor dies
US8912634B2 (en) High frequency transition matching in an electronic package for millimeter wave semiconductor dies
US9252474B2 (en) Coupling arrangement
US7276987B2 (en) High frequency line-to-waveguide converter and high frequency package
CN111599802B (zh) 陶瓷封装外壳及封装外壳安装结构
CN110676224A (zh) 放大器芯片封装结构及制作方法
WO2018001390A2 (zh) 可平行缝焊的高频高速陶瓷无引线外壳
JP3969321B2 (ja) 高周波送受信モジュール
CN210429797U (zh) 毫米波频段放大器芯片封装结构
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
CN114614247A (zh) 一种毫米波瓦片式相控阵天线综合网络
CN114256575A (zh) 一种多通道小型化微波组件及其金属基复合基板结构
CN216671978U (zh) 一种提升射频信号传输性能的陶瓷管壳
CN210429777U (zh) 放大器芯片封装结构
CN114899630A (zh) 基于htcc的ssmp过渡结构及组件
CN112838366A (zh) 一种多通道表贴式t/r组件
JP3439967B2 (ja) 高周波半導体素子用パッケージ
CN114256574B (zh) 一种高可靠波导环行隔离组件结构
CN114024134B (zh) 一种用于通讯天线的ltcc封装结构
JP2004048617A (ja) 高周波用伝送線路基板
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
CN114497948A (zh) 一种毫米波转换结构
JP2002198712A (ja) 導波管変換基板及び高周波モジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant