CN210136503U

CN210136503U - 一种射频芯片

Info

Publication number: CN210136503U
Application number: CN201921304049.0U
Authority: CN
Inventors: 赵卫军; 王小保
Original assignee: Shanghai Core Hunting Semiconductor Technology Co ltd
Current assignee: Shanghai Core Hunting Semiconductor Technology Co ltd
Priority date: 2019-08-09
Filing date: 2019-08-09
Publication date: 2020-03-10
Anticipated expiration: 2029-08-09

Abstract

本实用新型公开了一种射频芯片，包括第一基板，设置在第一基板上的射频放大IC电路，用于为所述射频放大IC电路提供阻抗匹配的射频匹配电路；所述射频匹配电路包括第一电容、第二电容、第一电感、以及第二电感；所述射频匹配电路的第一电容、第二电容、以及第一电感集成在所述射频放大IC电路中；所述射频匹配电路的第二电感设置在所述射频放大IC电路的外部。

Description

一种射频芯片

技术领域

本实用新型涉及通信技术，尤其涉及一种射频芯片。

背景技术

射频芯片多属于典型的SiP封装器件(System in Package，系统级封装)。射频芯片内部主要包括射频放大IC电路(Integrated Circuit，集成电路)和相应的射频匹配电路以及其它器件。射频放大IC电路、射频匹配电路和其它器件设置在共同的衬底基板上，该共同的衬底基板含有多层金属走线，以实现电路之间的相互连接。

为了适应电子设备小型化的发展趋势，有必要提出一种集成度更高的射频芯片。

实用新型内容

本实用新型的一个目的是提供一种集成度更高的射频芯片。

根据本实用新型实施例的第一方面，提供了一种射频芯片，包括第一基板，设置在第一基板上的射频放大IC电路，用于为所述射频放大IC电路提供阻抗匹配的射频匹配电路；

所述射频匹配电路包括第一电容、第二电容、第一电感、以及第二电感；

所述射频匹配电路的第一电容、第二电容、以及第一电感集成在所述射频放大IC电路中；

所述射频匹配电路的第二电感设置在所述射频放大IC电路的外部。

可选地或优选地，所述第一电容和/或所述第二电容为MIM电容。

可选地或优选地，所述第一电感的电感值小于所述第二电感的电感值。

可选地或优选地，所述第二电感为设置所述第一基板上的绕线电感或者为设置在所述第一基板上的SMD电感。

可选地或优选地，所述第一电感为并联的多根跳线。

可选地或优选地，所述第一电容的第一端与所述射频放大电路的射频信号输出端连接，所述第一电容的第二端与所述第二电感的第一端连接；

所述第一电感的第一端连接至所述第二电感的第一端，所述第一电感的第二端接地；

所述第二电容的第一端连接至所述第二电感的第二端，所述第二电容的第二端接地。

可选地或优选地，所述射频匹配电路还包括第三电容，所述第三电容集成在所述射频放大IC电路中；

所述第一电感的第一端与所述射频放大电路的射频信号输出端连接，所述第一电感的第二端与所述第二电感的第一端连接；

所述第一电容的第一端连接至所述第二电感的第一端，所述第一电容的第二端接地；

所述第二电容的第一端连接至所述第二电感的第二端，所述第二电容的第二端接地；

所述第三电容的第一端连接至所述第二电感的第二端。

可选地或优选地，所述第三电容为MIM电容。

可选地或优选地，所述第一电感的第一端与所述射频放大电路的射频信号输出端连接，所述第一电感的第二端与所述第二电容的第一端连接；

所述第一电容的第一端连接至所述第二电容的第一端，所述第一电容的第二端接地；

所述第二电感的第一端连接至所述第二电容的第二端，所述第二电感的第二端接地。

可选地或优选地，所述射频放大IC电路包括第二基板和设置在所述第二基板上的多个射频放大电路，

可选地或优选地，所述芯片为射频前端芯片。

本实用新型实施例提供的射频芯片，包括射频放大IC电路和射频匹配电路，其中射频匹配电路部分集成在射频放大IC电路内部，由此提供了一种集成度更高的射频芯片。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。

图1是本实用新型实施例提供的射频前端芯片的封装示意图；

图2是本实用新型实施例提供的射频前端芯片的内部的电路图；

图3是本实用新型第一实施例提供的射频匹配电路的示意图；

图4是本实用新型第二实施例提供的射频匹配电路的示意图；

图5是本实用新型第三实施例提供的射频匹配电路的示意图；

图6是本实用新型实施例提供的第一电感的示意图；

图7是本实用新型实施例提供的开关切换IC电路的示意图；

图8是本实用新型实施例提供的射频信号传输方向的示意图。

具体实施方式

现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术和设备可能不作详细讨论，但在适当情况下，所述技术和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

对于例如手机的通信设备来说，多频多模已经成为大趋势。多模多频手机是指可以在不同技术标准的网络之间使用的手机，顾名思义就是一部手机可以同时支持多种网络制式和支持多个网络频段。例如，在一部手机上可以同时支持GSM、TD-SCDMA、WCDMA、TD-LTE、FDD-LTE甚至更多的网络制式及相应的多种频段。

为了实现不同国家和地区以及各个电信运营商的兼容性，现代全球3GPP通信协议标准制定的4G/LTE通信频段多达40个以上。

在实际应用中，通信频段按照频率区间大致划分为几个主频段，例如，划分为三个主频段，分别是低频段、中频段和高频段。其中低频段的范围大致为700MHz-950MHz，中频段的范围大致为1700MHz-2000MHz，高频段的范围大致为2300MHz-2700MHz。每个主频段又进一步细分为多个子频段。

<射频芯片>

本实用新型实施例提供的射频芯片是一种多频射频前端芯片，即可以支持多频段的射频功能。根据本实用新型的一个实施例，射频前端芯片可以支持全频段(例如含低频段、中频段和高频段)的射频功能。

下面参见图1和图2所示，说明本实用新型实施例提供的射频前端芯片。下文中提到的通信设备，可以是指安装有射频前端芯片的具有通信功能的设备，例如是安装有射频前端芯片的手机。

首先，介绍本实用新型实施例提供的射频前端芯片的封装结构。射频前端芯片的一边设置有逻辑信号输入管脚和射频信号输入管脚，具体的，包括高频段射频信号输入管脚RFIN_H，中频段射频信号输入管脚RFIN_M，低频段射频信号输入管脚RFIN_L，串行数据管脚SDATA，时钟信号管脚SCLK，总线电源接口管脚VIO。射频前端芯片的另外三边排列有高频段、中频段和低频段射频信号的若干输出管脚，具体的，包括多个高频段射频信号输出管脚HB₁、HB₂、…、HB_n-1、HB_n，多个中频段射频信号输出管脚MB₁、MB₂、…、MB_n-1、MB_n，多个低频段射频信号输出管脚LB₁、LB₂、…、LB_n-1、LB_n。另外，射频前端芯片还设有电源管脚VBATT、电源管脚VCC1、电源管脚VCC2、电源管脚VCC3。

图1所示的实施例中，对高频段射频信号输出管脚、中频段射频信号输出管脚、低频段射频信号输出管脚的展示只是示意性的，并不表示对其数量的限制。在一个实施例中，高频段射频信号输出管脚与高频段的各个子频段为一一对应关系，也就是说，高频段射频信号输出管脚的数量是由高频段的子频段的数量决定的。同样的，中频段射频信号输出管脚与中频段的各个子频段为一一对应关系，低频段射频信号输出管脚与低频段的各个子频段为一一对应关系。高频段射频信号输出管脚、中频段射频信号输出管脚、低频段射频信号输出管脚的数量可能是相同的，也可能是不同的，由相关子频段的实际情况决定。

本实用新型实施例提供的射频前端芯片包括第一基板和设置在第一基板上的逻辑控制IC电路、射频放大IC电路、以及开关切换IC电路。本实用新型实施例中所指的“IC电路(Integrated Circuit集成电路)”，是指在单晶片上集成的电路。

参见图2所示，图2实施例提供的射频前端芯片内部只含有3个IC电路，包括一个逻辑控制IC电路U1、一个射频放大IC电路U2、一个开关切换IC电路U3。逻辑控制IC电路U1、射频放大IC电路U2、开关切换IC电路U3呈“品”字形排布在第一基板上。

射频放大IC电路U2包括第二基板和设置在第二基板上的多个射频放大电路，即，在第二基板这个单晶片上设置有多个射频放大电路。每个射频放大电路对应于一个主频段，多个射频放大电路分别对应于不同的主频段。主频段进一步包括多个子频段。在这一实施例中，不同的主频段包括高频段、中频段、低频段，也就是说，射频放大IC电路U2包括高频段射频放大电路、中频段射频放大电路，低频段射频放大电路，分别支持高频段、中频段、低频段的射频信号的放大功能。

射频放大IC电路U2的射频信号输出管脚与开关切换IC电路U3的射频信号输入管脚连接。射频放大IC电路U2用于对通信设备生成的射频信号进行放大处理，然后经由开关切换IC电路U3输出。开关切换IC电路U3具有多个射频信号输出管脚，开关切换IC电路U3的多个射频信号输出管脚分别对应于不同的子频段。

逻辑控制IC电路U1分别与射频放大IC电路U2、开关切换IC电路U3连接，以控制射频放大IC电路U2和开关切换IC电路U3的工作。具体的，逻辑控制IC电路U1通过MIPI通信总线(MIPI，moblie industry processor interface，移动产业处理器接口)，即通过VIO、SCLK、SDATA管脚从通信设备获取控制命令，控制射频放大IC电路U2选择与射频信号对应的主频段的射频放大电路进行放大，控制开关切换IC电路U3切换至与射频信号对应的子频段的射频信号输出管脚进行对外输出。例如，射频前端芯片接收的射频信号为高频段射频信号并且属于高频段的第二个子频段，逻辑控制IC电路U1控制射频放大IC电路U2的高频段射频放大电路对射频信号进行放大处理，再经由开关切换IC电路U3的对应于高频段的第二个子频段的射频信号输出管脚进行对外输出。

在一个具体的例子中，参见图2所示，逻辑控制IC电路U1的逻辑控制输出管脚和射频放大IC电路U2的逻辑控制输入管脚之间的连接方式为管脚到管脚的引线键合连接。

在一个具体的例子中，参见图2所示，逻辑控制IC电路U1的逻辑控制输出管脚和开关切换IC电路U3的逻辑控制输入管脚之间的连接方式为管脚到管脚的引线键合连接。

在一个具体的例子中，参见图2所示，射频放大IC电路U2的射频信号输出管脚和开关切换IC电路U3的射频信号输入管脚之间的连接方式为管脚到管脚的引线键合连接。

其中，管脚到管脚的引线键合连接(Bonding Wire)，是指管脚和管脚之间直接通过引线键合连接，不需要利用基板的金属布线。

在一个具体的例子中，第一基板的金属层的层数为2层。

本实用新型实施例提供的射频前端芯片，其内部的IC晶片的集成度更高，可以使用更少数量的IC晶片，从而降低了制造成本。IC晶片之间的连接可以采用键合线直接连接，减少了键合线二次连接的数量。由于使用更少数量的IC晶片以及采用键合线直接连接的方式，芯片基板的金属布线可以大为简化，可以做到仅使用两层基板金属层，进一步降低了制造成本。本实用新型实施例提供的射频前端芯片，由于使用更少数量的IC晶片，后续封装工艺也更为简单容易实现，进一步降低了制造成本。

图2实施例提供的射频前端芯片，使用三颗IC晶片，分别实现逻辑控制、射频功率放大和射频开关切换三部分功能，工作频率覆盖全球多模多频通讯规范的高、中、低频段。各IC晶片设计和制造可以采用各自目前最优的技术，譬如，逻辑控制IC电路由Bulk CMOS(体硅互补金属氧化物晶体管制造工艺)工艺技术实现，射频放大IC电路由HBT(异质结双极晶体管制造工艺)工艺技术实现，开关切换IC电路由SOI CMOS(绝缘体上硅互补金属氧化物晶体管制造工艺)工艺技术实现，以利于实现兼顾各自功能和工艺性能优势的最小数目的晶片组合。

图2实施例提供的射频前端芯片，采用整体中心辐射型布局，三颗IC晶片可以组成“品”字型紧密相邻关系。三颗IC晶片相互之间的连接可以采用键合线直接连接，从而减少了键合线二次连接的数量。第一基板的金属布线可以大为简化，做到仅使用两层基板金属层，降低了制造成本。

<射频匹配电路>

射频前端芯片还包括与多个射频匹配电路，多个射频匹配电路与多个射频放大电路一一对应，射频匹配电路为对应的射频放大电路提供阻抗匹配。在图2所示的实施例中，射频前端芯片包括3个射频匹配电路，具体的，射频前端芯片包括高频段射频匹配电路，中频段射频匹配电路，低频段射频匹配电路，分别为高频段射频放大电路、中频段射频放大电路，低频段射频放大电路提供阻抗匹配。在图2所示的实施例中，示意性地示出了高频射频匹配电路的部分电路M1，中频射频匹配电路的部分电路M2，以及低频射频匹配电路的部分电路M3。

下面参见图3-5说明本实用新型实施例提供的射频匹配电路的电路结构和设置形式。

射频匹配电路包括第一电容、第二电容、第一电感、以及第二电感。在图3-5中，虚线框表示射频放大IC电路的边界，射频匹配电路的第一电容C1、第二电容C2、第一电感L1集成在射频放大IC电路内部，即设置在第二基板上。射频匹配电路的第二电感L2设置在射频放大IC电路的外部。相比较来说，第二电感L2的电感值更大一些，不易集成到射频放大IC电路的内部，而是直接设置在射频前端芯片的第一基板上。第二电感L2例如为设置在第一基板上的绕线电感，或者例如为设置在第一基板上的SMD(Surface Mounted Devices，表面贴片器件)电感。

在图4所示的实施例中，射频匹配电路还包括第三电容C3，第三电容C3集成在射频放大IC电路内部，即设置在第二基板上。

第一电容C1可以为MIM电容(metal-insulator-metal，金属-绝缘体-金属电容)，第二电容C2可以为MIM电容，第三电容C3可以为MIM电容。

第一电感L1可以为设置第二基板上的并联的多根跳线。参见图6所示，第一电感L1包括跳线101和跳线102，第二基板在第二电感L2的两端的连接位置分别设有第一焊盘201和第二焊盘202，跳线101和跳线102的一端共同连接至第一焊盘201，另一端共同连接至第二焊盘202，跳线101和跳线102之间为并联关系。图6所示的两根平行金属线也可以是三根或者更多根。

本实用新型实施例提供的射频前端芯片，实现了将多个射频放大电路和大部分射频匹配电路集成到同一IC晶片中。射频匹配电路中的电容采用MIM电容这种半导体集成电容工艺集成到射频放大IC电路中，提高了射频前端芯片内部的晶片的集成度。

第一电感的电感值比较小，可以采用并联的多根平行的跳线的形式。平行键合线之间的寄生耦合效应可以大幅增加键合线的电感值，也大幅降低损耗，同时调试修改很方便。

下面逐一说明图3-5实施例提供的射频匹配电路的电路结构：

参见图3所示，第一电容C1的第一端与射频放大IC电路U2的射频信号输出端连接，第一电容C1的第二端与第二电感L2的第一端连接，第二电感L2的第二端与开关切换IC电路U3的射频信号输入端连接。第一电感L1的第一端连接至第二电感L2的第一端，第一电感L1的第二端接地。第二电容C2的第一端连接至第二电感L2的第二端，第二电容C2的第二端接地。

参见图4所示，第一电感L1的第一端与射频放大IC电路U2的射频信号输出端连接，第一电感L1的第二端与第二电感L2的第一端连接，第二电感L2的第二端与第三电容C3的第一端连接，第三电容C3的第二端与开关切换IC电路U3的射频信号输入端连接。第一电容C1的第一端连接至第二电感L2的第一端，第一电容C1的第二端接地。第二电容C2的第一端连接至第二电感L2的第二端，第二电容C2的第二端接地。

参见图5所示，第一电感L1的第一端与射频放大IC电路U2的射频信号输出端连接，第一电感L1的第二端与第二电容C2的第一端连接，第二电容C2的第二端与开关切换IC电路U3的射频信号输入端连接。第一电容C1的第一端连接至第二电容C2的第一端，第一电容C1的第二端接地。第二电感L2的第一端连接至第二电容C2的第二端，第二电感L2的第二端接地。

图5所示的实施例中，射频匹配电路中的集成在射频放大IC电路内部的元器件和设置在射频放大IC电路外部的元器件，在布局上的区分更为明显，连接关系更为简单易实现。

需要说明的是，本实用新型实施例中提到的“第一电容”、“第二电容”、“第三电容”、“第一电感”、“第二电感”中的“第一”、“第二”、“第三”只用于表示当前射频匹配电路中对同一类型的器件的区分，在不同射频匹配电路相互之间不具有意义。

需要说明的是，虽然上述实施例中的射频匹配电路应用在射频前端芯片中，但本实用新型不限于此，上述实施例中的射频匹配电路也可以应用在其它类型的射频芯片中，这同样属于本实用新型的保护范围。

<开关切换IC电路>

本实用新型实施例提供的开关切换IC电路U3包括第三基板和设置在第三基板上的多个开关切换电路，即，在第三基板这个单晶片上设置有多个开关切换电路。多个开关切换电路分别对应于不同的主频段，即一个主频段对应与一个开关切换电路。开关切换IC电路U3还可以包括设置在第三基板上的逻辑电路和开关偏置电路。开关切换IC电路U3的逻辑电路用于对逻辑控制IC电路U1发送的控制信号进行解析编码，生成编码控制信号，利用编码控制信号控制开关切换电路的工作。多个开关切换电路可以共用开关偏置电路。

下面参照图7所示，介绍本实用新型实施例提供的开关切换IC电路U3，开关切换IC电路U3包括3个开关切换电路，具体的，包括高频段开关切换电路A1、中频段开关切换电路A2、以及低频段开关切换电路A3。开关切换电路为单刀多掷类型，具有一个射频信号输入端和多个射频信号输出端，每个射频信号输出端对应于一个子频段。

具体的，高频段开关切换电路A1包括由射频信号输入端IN_HB和射频信号输出端OUT_HB1，OUT_HB2，OUT_HB3，OUT_HB4构成的四选一开关通路，还包括用以选择开关通路的控制端Ctrl_HB。中频段开关切换电路A2包括由射频信号输入端IN_MB和射频信号输出端OUT_MB1，OUT_MB2，OUT_MB3，OUT_MB4构成的四选一开关通路，还包括用以选择开关通路的控制端Ctrl_MB。低频段开关切换电路A3包括由射频信号输入端IN_LB和射频信号输出端OUT_LB1，OUT_LB2，OUT_LB3，OUT_LB4构成的四选一开关通路，还包括用以选择开关通路的控制端Ctrl_LB。控制端Ctrl_HB，Ctrl_MB，Ctrl_LB仅为示意性的，并不表示开关切换电路的控制端的数量，一个开关切换电路的控制端可以为多个。

开关切换IC电路还包括第一开关电路S1和第二开关电路S2。第一开关电路S1的开关通路连接在高频段开关切换电路A1的射频信号输入端IN_HB与地之间，第二开关电路S2的开关通路连接在中频段开关切换电路A2的射频信号输入端IN_MB与地之间。第一开关电路S1和第二开关电路S2被配置为当低频段开关切换电路中A3的任一开关通路被导通时，第一开关电路S1和第二开关电路S2的开关通路被导通。

从图6中可以看出，第一开关电路S1和第二开关电路S2的导通关闭状态与低频段开关切换电路A3的导通关闭状态相关联，即当低频段开关切换电路A3导通工作时，第一开关电路S1和第二开关电路S2也处于导通状态。当低频段开关切换电路A3截止断开时，第一开关电路S1和第二开关电路S2也分别处于截止断开的状态。

当低频段开关切换电路A3中的任一开关通路被导通时，第一开关电路S1和第二开关电路S2的开关通路被导通，将中频段开关切换电路A2的射频信号输入端IN_MB和高频段切换电路A1的射频信号输入端IN_HB短接到地，可以有效加强中频段射频信号传输通道和高频段射频信号传输通道对低频段射频信号的隔离度。

下面举例说明开关切换IC电路的工作过程：

假设射频前端芯片接收到的射频信号为高频段射频信号，并且属于高频段的第二个子频段。在逻辑控制IC电路U1的控制下，开关切换IC电路U3的逻辑电路生成三路编码控制信号，第二路编码控制信号通过控制端Ctrl_MB控制中频段开关切换电路A2不要导通，第三路编码控制信号通过控制端Ctrl_LB控制低频段开关切换电路A3不要导通，第一路编码控制信号通过控制端Ctrl_HB控制高频段开关切换电路A1导通从射频信号输入端IN_HB到射频信号输出端OUT_HB2的通路，射频信号输出端OUT_HB2是对应于高频段的第二个子频段的射频信号输出端。

假设射频前端芯片接收到的射频信号为中频段射频信号，并且属于中频段的第二个子频段。在逻辑控制IC电路U1的控制下，开关切换IC电路U3的逻辑电路生成三路编码控制信号，第一路编码控制信号通过控制端Ctrl_HB控制高频段开关切换电路A1不要导通，第三路编码控制信号通过控制端Ctrl_LB控制低频段开关切换电路A3不要导通，第二路编码控制信号通过控制端Ctrl_MB控制中频段开关切换电路A2导通从射频信号输入端IN_MB到射频信号输出端OUT_MB2的通路，射频信号输出端OUT_MB2是对应于中频段的第二个子频段的射频信号输出端。

假设射频前端芯片接收到的射频信号为低频段射频信号，并且属于低频段的第二个子频段。在逻辑控制IC电路U1的控制下，开关切换IC电路U3的逻辑电路生成三路编码控制信号，第一路编码控制信号通过控制端Ctrl_HB控制高频段开关切换电路A1不要导通，第二路编码控制信号通过控制端Ctrl_MB控制中频段开关切换电路A2不要导通，第三路编码控制信号通过控制端Ctrl_LB控制低频段开关切换电路A3导通从射频信号输入端IN_LB到射频信号输出端OUT_LB2的通路，射频信号输出端OUT_HB2是对应于低频段的第二个子频段的射频信号输出端。同时，第三路编码信号控制第一开关电路S1和第二开关电路S2闭合导通，将高频段切换电路A1的射频信号输入端IN_HB和中频段开关切换电路A2的射频信号输入端IN_MB短接到地。

<射频信号接收通路>

通信设备具有双向的射频通信功能，对应的，通信设备具有射频信号发射通路和射频信号接收通路。通信设备向通信设备的外部发射射频信号的过程，是利用所述射频信号发射通路实现。通信设备从通信设备的外部接收处理射频信号的过程，是利用所述射频信号接收通路实现。

上述实施例中提及的射频前端芯片，用于所述射频信号发射通路。在另一实施例中，射频前端芯片还可以用于所述射频信号接收通路。

在该另一实施例中，开关切换IC电路U3的开关切换电路A1、A2、A3属于所述射频发射通路，开关切换IC电路U3还可以包括设置在第三基板上的第四开关电路，第四开关电路属于所述射频信号接收通路。

第四开关电路包括多个射频信号输入端和一个或者多个射频信号输出端，以构成多条开关通路。第四开关电路还具有控制端，用以在逻辑控制IC电路U1的控制下选择开关通路。第四开关电路通过其射频信号输入端接入射频信号，在控制端的控制下，选择一个射频信号输出端将射频信号传递至射频前端芯片外对应的电路，由该对应的电路对射频信号进行后续处理。

本领域技术人员可以根据实际情况设定第四开关电路的射频信号输入端和射频信号输出端的数量。如果射频信号输出端的数量为多个，第四开关电路还可以通过多个多刀单掷开关来实现。

在该另一实施例中，参见图1所示，射频前端芯片的管脚HB₁、HB₂、…、HB_n-1、HB_n，MB₁、MB₂、…、MB_n-1、MB_n，LB₁、LB₂、…、LB_n-1、LB_n的全部或者部分还可以作为所述射频信号接收通路的射频信号输入管脚使用。也即，第四开关电路的射频信号输入端和开关切换电路A1、A2、A3的射频信号输出端可以复用射频前端芯片的管脚HB₁、HB₂、…、HB_n-1、HB_n，MB₁、MB₂、…、MB_n-1、MB_n，LB₁、LB₂、…、LB_n-1、LB_n的全部或者部分。

在该另一实施例中，参见图1所示，射频前端芯片还可以包括专用于所述射频信号接收通路的射频信号输出管脚RX1和RX2，分别对应于第四开关电路的不同的射频信号输出端。

第四开关电路同样受控于逻辑控制IC电路U1，开关切换IC电路U3可以为第四开关电路设置专用于第四开关电路的一个或者多个逻辑控制输入管脚，并且，这些专用的逻辑控制输入管脚和和逻辑控制IC电路U1之间的连接方式同样可以为管脚到管脚的引线键合连接。开关切换IC电路U3也可以利用同样的一些逻辑控制输入管脚对开关切换电路A1、A2、A3和第四开关电路进行控制。

本实用新型实施例提供的射频前端芯片，其内部电路模块版图和元器件的排布方式，可以尽量使得低频段射频信号的传输方向分别与中频段射频信号的传输方向和高频道射频信号的传输方向垂直。具体的，参照图8所示，低频带射频信号的传输方向D3分别与高频带射频信号的传输方向D1和中频带射频信号的传输方向D2垂直。本实用新型实施例中的“垂直”可以包括基本垂直的情况，例如两个传输方向之间的夹角在70度到110度之间时，视为两个传输方向垂直。

在一个实施例中，射频放大IC电路中的低频段射频放大电路、中频段射频放大电路、高频段射频放大电路被设置为使得低频段射频放大电路中的射频信号传输方向分别与中频段射频放大电路中的射频信号传输方向、高频段射频放大电路中的射频信号传输方向垂直。

在一个实施例中，射频放大IC电路中的低频段射频放大电路、中频段射频放大电路、高频段射频放大电路被设置为使得低频段射频放大电路中的功率管中的射频信号传输方向分别与中频段射频放大电路中的功率管中的射频信号传输方向、高频段射频放大电路中的功率管中的射频信号传输方向垂直。

在一个实施例中，射频前端芯片的低频段射频匹配电路、中频段射频匹配电路、高频段射频匹配电路被设置为使得低频段射频匹配电路中的射频信号传输方向分别与中频段射频匹配电路中的射频信号传输方向、高频段射频匹配电路中的射频信号传输方向垂直。

在一个实施例中，开关切换电路中的低频段开关切换电路、中频段开关切换电路、高频段开关切换电路被设置为使得低频段开关切换电路中的射频信号传输方向分别与中频段开关切换电路中的射频信号传输方向、高频段开关切换电路中的射频信号传输方向垂直。

本实用新型实施例提供的射频前端芯片，对射频放大IC电路、开关切换IC电路、射频匹配电路的电路设计和版图布局进行了优化处理，使得低频段射频信号的传输方向分别与中频段射频信号的传输方向和高频道射频信号的传输方向垂直，以抑制低频段射频信号的二次三次谐波可能对中、高频段射频信号传输通道造成的干扰。

根据本实用新型实施例提供的射频芯片，包括射频放大IC电路和射频匹配电路，其中射频匹配电路部分集成在射频放大IC电路内部，由此提供了一种集成度更高的射频芯片。

本实用新型实施例通过对射频前端芯片内部的电路结构，以及各电路模块和元器件的设置、排布、连接方式的改进，提供了一种集成度更高的射频前端芯片。

本实用新型实施例提供的射频前端芯片，在覆盖多频段的情况下，内部IC晶片的集成度更高，可以使用更少数量的IC晶片，从而降低了制造成本。通过上述IC晶片的整合，可以有效减少晶片总面积，譬如降低划片道的总面积占比、减少焊盘数量、复用电路功能和模块、减少冗余设计等。简化了芯片基板上的器件数量和连线，避免了阻抗匹配电路由于在基板上大范围布线可能导致的严重电磁耦合和基板金属层数的增加。芯片基板金属层数可以由传统方案的4到6层减少为2层，降低了制造成本。

本实用新型实施例中提到的射频前端芯片，可以包括硬件电路和软件程序。本实用新型实施例中提到的射频前端芯片，各项逻辑控制功能可以由相关逻辑电路中的指令实现，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本实用新型实施例中提到的射频前端芯片，可以采用软件程序指令实现其功能，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本实用新型实施例中提到的逻辑控制IC电路可以采用处理器实现，例如采用中央处理器CPU、微处理器MCU实现。

本实用新型实施例中提到的逻辑控制IC电路、射频放大IC电路、开关切换IC电路，可以包括硬件电路和软件程序。本实用新型实施例中提到的逻辑控制IC电路、射频放大IC电路、开关切换IC电路，各项逻辑控制功能可以由相关逻辑电路中的指令实现，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本实用新型实施例中提到的逻辑控制IC电路、射频放大IC电路、开关切换IC电路，可以采用软件程序指令实现其功能，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。

本实用新型实施例中提到的射频前端芯片、逻辑控制IC电路、射频放大IC电路、开关切换IC电路，可以包括计算机可读介质，其上存储有计算机程序，当计算机程序被执行时实现响应的功能。计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)。

本实用新型提及的射频芯片内部可以包括计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本实用新型的各个方面的计算机可读程序指令。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可。在一些情况下，实施例中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。

用于执行本实用新型操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本实用新型的各个方面。

以上已经描述了本实用新型的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本实用新型的范围由所附权利要求来限定。

Claims

1.一种射频芯片，其特征在于，包括第一基板，设置在第一基板上的射频放大IC电路，用于为所述射频放大IC电路提供阻抗匹配的射频匹配电路；

2.根据权利要求1所述的芯片，其特征在于，所述第一电容和/或所述第二电容为MIM电容。

3.根据权利要求1所述的芯片，其特征在于，所述第一电感的电感值小于所述第二电感的电感值。

4.根据权利要求1所述的芯片，其特征在于，所述第二电感为设置所述第一基板上的绕线电感或者为设置在所述第一基板上的SMD电感。

5.根据权利要求1所述的芯片，其特征在于，所述第一电感为并联的多根跳线。

6.根据权利要求1所述的芯片，其特征在于，所述第一电容的第一端与所述射频放大电路的射频信号输出端连接，所述第一电容的第二端与所述第二电感的第一端连接；

7.根据权利要求1所述的芯片，其特征在于，所述射频匹配电路还包括第三电容，所述第三电容集成在所述射频放大IC电路中；

所述第三电容的第一端连接至所述第二电感的第二端。

8.根据权利要求7所述的芯片，其特征在于，所述第三电容为MIM电容。

9.根据权利要求1所述的芯片，其特征在于，所述第一电感的第一端与所述射频放大电路的射频信号输出端连接，所述第一电感的第二端与所述第二电容的第一端连接；

10.根据权利要求1所述的芯片，其特征在于，所述射频放大IC电路包括第二基板和设置在所述第二基板上的多个射频放大电路。

11.根据权利要求1-10任一项所述的芯片，其特征在于，所述芯片为射频前端芯片。