CN209930217U - 一种滤波电路和滤波装置 - Google Patents

Abstract

本申请公开了一种滤波电路和滤波装置，滤波电路至少包括：阻抗变换电路、第一电容阵列、分组开关和第二电容阵列，第一电容阵列和分组开关耦接在阻抗变换电路和地之间，第二电容阵列的一端耦接阻抗变换电路，第二电容阵列的另一端耦接地；在滤波电路的中心频率小于或者等于转折频率时，分组开关闭合；在滤波电路的中心频率大于转折频率时，分组开关断开。通过上述方式，能够提高中心频率上限，拓宽中心频率的覆盖范围。

Description

一种滤波电路和滤波装置

技术领域

本申请涉及通信技术领域，特别是涉及一种滤波电路和滤波装置。

背景技术

跳频滤波器级联于接收前端，作为预选滤波器，可有效提高接收机的选择性；同时，通信系统具有多网共址、电磁频谱复杂的特点，将跳频滤波器置于功放后级可抑制发射机输出的宽带噪声以及无用发射，避免发射机工作频率远端噪声影响附近其他接收机的接收，提高通信系统的共存能力。

对于宽频带跳频滤波器，频带跨越数倍频程，目前主要设计方法是通过开关切换子频段，实现全频段内通频带平滑过渡，常用的频带划分一般按照二倍频或三倍频分段，对于频带覆盖30-512MHz的跳频滤波器通常分为三段，但存在尺寸相对过大、不利于跳频电台小型化的缺点；若简化电路结构，将频带划分为两段，每段频率范围都很宽，最大电容和最小电容的比相应按平方率增加，当频率到达高端时，PIN管结电容及电路板分布电容，会限制中心频率覆盖。因此，跳频滤波器满足小型化需求的同时，还需提高中心频率覆盖上限。

发明内容

本申请主要解决的技术问题是提供一种滤波电路和滤波装置，能够解决现有技术中跳频滤波器难以提高中心频率覆盖上限的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种滤波电路，其中，所述滤波电路至少包括：阻抗变换电路、第一电容阵列、分组开关和第二电容阵列，所述第一电容阵列和所述分组开关耦接在所述阻抗变换电路和地之间，所述第二电容阵列的一端耦接所述阻抗变换电路，所述第二电容阵列的另一端耦接地；在所述滤波电路的中心频率小于或者等于所述滤波电路的转折频率时，所述分组开关闭合；在所述滤波电路的中心频率大于所述滤波电路的转折频率时，所述分组开关断开。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种滤波装置，其中，所述滤波装置包括上述实施方式中任一项所述滤波电路。

本申请提出一种滤波电路和滤波装置，滤波电路至少包括：阻抗变换电路、第一电容阵列、分组开关和第二电容阵列，第一电容阵列和分组开关耦接在阻抗变换电路和地之间，第二电容阵列的一端耦接阻抗变换电路，第二电容阵列的另一端耦接地；在滤波电路的中心频率小于或者等于滤波电路的转折频率时，分组开关闭合；在滤波电路的中心频率大于所述滤波电路的转折频率时，分组开关断开；通过控制分组开关的闭合，降低接入滤波电路中的分布电容值，能够提高中心频率上限，拓宽中心频率的覆盖范围。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一种滤波电路的结构示意图；

图2是图1所示一种滤波电路第一实施例的电路图；

图3是图1所示一种滤波电路第二实施例的电路图；

图4是图1所示一种滤波电路第三实施例的电路图；

图5是图1所示一种滤波电路第四实施例的电路图；

图6是图1所示滤波电路的中心频率小于或者等于滤波电路的转折频率时一实施例的实测结果示意图；

图7是图1所示滤波电路的中心频率大于滤波电路的转折频率时一实施例的实测结果示意图；

图8是本申请一种滤波装置一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。以下各实施例中不冲突的可以相互结合。

请参阅图1，图1是本申请一种滤波电路的结构示意图。本申请所揭示的滤波电路100具体可以包括阻抗变换电路10、第一电容阵列12、分组开关14和第二电容阵列16。

阻抗变换电路是一种将实际负载阻抗变换为前级网络所要求的最佳负载阻抗的电路，在本实施例中，阻抗变换电路10可以为T型阻抗变换电路。

第一电容阵列12和分组开关14耦接在阻抗变换电路10和地G之间，例如，第一电容阵列12的一端耦接阻抗变换电路10，分组开关14的一端耦接地G；还可以是分组开关14的一端耦接阻抗变换电路10，

第一电容阵列12的一端耦接地G。

第二电容阵列16的一端耦接阻抗变换电路10，第二电容阵列16的另一端耦接地G，即第二电容阵列16耦接在阻抗变换电路10和地G之间。

在滤波电路100的中心频率小于或者等于滤波电路的转折频率时，分组开关14闭合，此时，第一电容阵列12和第二电容阵列16接入滤波电路100中；在滤波电路100的中心频率大于滤波电路的转折频率时，分组开关14断开，此时，第二电容阵列16接入滤波电路100中。其中，第一电容阵列12的电容值大于第二电容阵列16的电容值。

转折频率，是指当分组开关闭合时，滤波器的中心频率可以达到的最大值。

在本实施例中，分组开关14闭合时，第一电容阵列12和第二电容阵列16并联接入滤波电路100中，滤波电路100的总电容值增大，降低滤波电路100的中心频率；分组开关14由闭合变为断开时，第一电容阵列12的分布电容值减小，滤波电路100的总电容值减小，从而提升滤波电路100的最高中心频率，拓宽中心频率的覆盖范围。

请参阅图2，图2是图1所示一种滤波电路第一实施例的电路图。

在一具体实施例中：

阻抗变换电路10包括第一电感L1、第二电感L2和第三电感L3。

第一电感L1的第一端耦接信号输入端IN，用于接收信号，第一电感L1的第二端耦接第二电感L2的第一端，第二电感L2的第二端耦接第二电容阵列16的一端，第三电感L3的第一端耦接第一电感L1的第二端，第三电感L3的第二端耦接地G，其中，第三电感L3为可调电感，能够根据需求调整阻抗变换电路10的电感值。

请参阅图3，图3是图1所示一种滤波电路第二实施例的电路图。第一电容阵列12的一端耦接阻抗变换电路10，分组开关14的一端耦接地G时，在一具体实施例中：

第一电容阵列12包括至少一个第一电容子阵列122和第四电感L4，第一电容子阵列122包括第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2、第一二极管D1和第二二极管D2。在本实施例中，第一电容阵列12包括两个第一电容子阵列122。

第一电容C1的第一端耦接第二电感L2的第二端，即第一电容C1的第一端作为第一电容阵列12的一端耦接阻抗变换电路10；第一电容C1的第二端耦接第一电阻R1、第一二极管D1、第二二极管D2和第三电阻R3的一端。

具体来说，第一电容C1的第二端耦接第一电阻R1的第一端，第一电阻R1的第二端耦接第二电容C2的第一端，第二电容C2的第二端耦接地G；第一二极管D1并联在第一电阻R1的两端，第一二极管D1的第一端耦接第一电阻R1的第一端，第一二极管D1的第二端耦接第一电阻R1的第二端。

第二电阻R2的第一端耦接第一二极管D1的第二端，第二电阻R2的第二端耦接第一开关控制信号S1。第一开关控制信号S1用于在滤波电路的中心频率小于或者等于滤波电路的转折频率时控制第一电容阵列12工作。其中，第一开关控制信号S1可以为高电平或者低电平。

第三电阻R3并联耦接在第二二极管D2的两端。第二二极管D2的第一端耦接第三电阻R3的第二端，第二二极管D2的第二端耦接第一电容C1的第二端，第三电阻R3的第一端耦接第一电容C1的第二端。

两个第一电容子阵列122中第三电阻R3的第二端均耦接第四电感L4的第二端，第四电感L4的第一端耦接电源正极+VS。

分组开关14包括第四电阻R4、第五电阻R5、第六电阻R6、第三电容C3、第三二极管D3和第四二极管D4，第四电阻R4的第一端、第三二极管D3的第二端、第四二极管D4的第一端和第六电阻R6的第一端之间相互耦接。

第四电阻R4并联耦接在第三二极管D3的两端。第四电阻R4的第一端耦接第三二极管D3的第二端，第四电阻R4的第二端耦接第三二极管D3的第一端。

第三电容C3耦接在第四电阻R4和地G之间。第三电容C3的第一端耦接第四电阻R4的第二端，第三电容C3的第二端耦接地G。

第五电阻R5的第一端耦接第三二极管D3的第一端，第五电阻R5的第二端耦接第二开关控制信号S2。第四二极管D4的第一端耦接第三二极管D3的第二端，第四二极管D4的第二端耦接地G。第二开关控制信号S2用于在滤波电路的中心频率小于或者等于滤波电路的转折频率时控制分组开关14工作，以使第一电容阵列12和第二电容阵列16共同接入滤波电路100中，或者在滤波电路的中心频率大于滤波电路的转折频率时控制分组开关14工作，仅使第二电容阵列16接入滤波电路100中。其中，第二开关控制信号S2可以为高电平或者低电平。

第六电阻R6并联耦接在第四二极管D4的两端。第六电阻R6的第一端耦接第四二极管D4的第一端，第六电阻R6的第二端耦接第四二极管D4的第二端。

滤波电路100还包括第四电容C4，用于隔离滤波电路100中的直流电，第四电容C4耦接在第一滤波电容和分组开关14之间，第四电容C4的第一端耦接第四电感L4的第二端，第四电容C4的第二端耦接第四二极管D4的第一端。

请参阅图4，图4是图1所示一种滤波电路第三实施例的电路图。分组开关14的一端耦接阻抗变换电路10，第一电容阵列12的一端耦接地G时，在一具体实施例中：

分组开关14包括第七电阻R7、第八电阻R8、第九电阻R9、第五电容C5、第六电容C6、第五二极管D5、第六二极管D6和第五电感L5。

分组开关14耦接在阻抗变换电路10和第一电容阵列12之间。第五电容C5的第二端耦接第七电阻R7的第一端、第五二极管D5的第一端、第六二极管D6的第二端和第九电阻R9的第一端，第五电容C5的第一端耦接第二电感L2的第二端，即第五电容C5的第一端作为第一电容阵列12的一端耦接阻抗变换电路10。第六电容C6的第一端耦接第七电阻R7的第二端。

第五二极管D5并联耦接在第七电阻R7的两端，第五二极管D5的第二端耦接第七电阻R7的第二端。第八电阻R8的第二端耦接第五二极管D5的第二端，第八电阻R8的第一端耦接第二开关控制信号S2。第二开关控制信号S2用于在滤波电路中心频率小于或者等于滤波电路的转折频率时控制分组开关14工作，以使第一电容阵列12和第二电容阵列16共同接入滤波电路100中，或者在滤波电路的中心频率大于滤波电路的转折频率时控制分组开关14工作，仅使第二电容阵列16接入滤波电路100中。其中，第二开关控制信号S2可以为高电平或者低电平。

第九电阻R9并联耦接在第六二极管D6的两端，第九电阻R9的第二端耦接第六二极管D6的第一端和第六电容C6的第二端。

第五电感L5的第一端耦接电源正极+VS，第五电感L5的第二端耦接第九电阻R9的第二端。

第一电容阵列12包括至少一个第一电容子阵列122和第八电容C8，在本实施例中，第一电容阵列12包括两个第一电容子阵列124。

第一电容子阵列124与上述实施例中的第一电容子阵列122类似，第一电容子阵列124包括第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2、第一二极管D1和第二二极管D2。

第一电容C1的第一端耦接第二电感L2的第二端，第一电容C1的第二端耦接第一电阻R1、第一二极管D1、第二二极管D2和第三电阻R3的一端。

具体来说，第一电容C1的第二端耦接第一电阻R1的第一端，第一电阻R1的第二端耦接第二电容C2的第一端，第二电容C2的第二端耦接地G；第一二极管D1的第一端耦接第一电阻R1的第一端，第一二极管D1的第二端耦接第一电阻R1的第二端。

第二电阻R2的第一端耦接第一二极管D1的第二端，第二电阻R2的第二端耦接第一开关控制信号S1；第二二极管D2的第一端耦接第三电阻R3的第二端，第二二极管D2的第二端耦接第一电容C1的第二端。第一开关控制信号S1用于在滤波电路的中心频率小于或者等于滤波电路的转折频率时控制第一电容阵列12工作。其中，第二开关控制信号S2可以为高电平或者低电平。

第三电阻R3的第一端耦接第一电容C1的第二端，与上述实施例不同的是：第一电容子阵列124中第三电阻R3的第二端耦接第八电容C8的第一端；第八电容C8的第一端耦接电源正极+VS，第八电容C8的第二端耦接地G。

两个第一电容子阵列124中第三电阻R3的第二端均耦接第八电容C8的第一端。

请参阅图5，图5是图1所示一种滤波电路第四实施例的电路图。

在一具体实施例中：

第二电容阵列16包括至少一个第二电容子阵列162和第十一电容C11，第二电容子阵列162包括第十电阻R10、第十一电阻R11、第十二电阻R12、第九电容C9、第十电容C10、第七二极管D7和第八二极管D8。在本实施例中，第二电容阵列16包括两个第二电容子阵列162。

第九电容C9的第一端耦接第二电感L2的第二端和信号输出端OUT，第九电容C9的第二端耦接第十电阻R10的第一端、第七二极管D7的第一端、第八二极管D8的第二端和第十二电阻R12的第一端。

具体来说，第十电阻R10的第二端耦接第十电容C10的第一端，第十电容C10的第二端耦接地G。第七二极管D7并联耦接在第十电阻R10的两端，第七二极管D7的第一端耦接第十电阻R10的第一端，第七二极管D7的第二端耦接第十电阻R10的第二端。

第十一电阻R11的第一端耦接第七二极管D7的第二端，第十一电阻R11的第二端耦接第三开关控制信号S3。第三开关控制信号S3用于在滤波电路中控制第二电容阵列16工作。其中，第三开关控制信号S3可以为高电平或者低电平。

第八二极管D8的第一端耦接第十二电阻R12的第二端，第八二极管D8的第二端耦接第九电容C9的第二端；第十二电阻R12并联耦接在第八二极管D8的两端，第十二电阻R12的第一端耦接第九电容C9的第二端，第十二电阻R12的第二端耦接电源正极+VS。

第十一电容C11的第一端耦接第十二电阻R12的第二端，第十一电容C11的第二端耦接地G。

两个第二电容子阵列162中的第十二电阻R12的第二端均耦接第十一电容C11的第一端。

在一具体实施例中，分组开关14中的二极管均为PIN二极管，普通的二极管由PN结组成，PIN二极管是指在P和N半导体材料之间加入一薄层低掺杂的本征(Intrinsic)半导体层，组成的这种P-I-N结构的二极管。

在本实施例中，PIN管的等效截止电容为0.5pF，导通电阻为0.6Ω，可采用MACOM公司的型号为MA4P504-1072T的二极管。

当在信号输入端IN注入测试信号，在滤波电路100的中心频率小于或者等于滤波电路的转折频率时，第二开关控制信号S2控制分组开关14闭合，此时，第一开关控制信号S1和第三开关控制信号S3控制第一电容阵列12和第二电容阵列16均接入滤波电路100中，第一电容阵列12和第二电容阵列16的电容最小值均为4pF，滤波电路100的总电容最小值为8pF。在滤波电路100的中心频率大于滤波电路的转折频率时，第二开关控制信号S2控制分组开关14断开，此时，第一电容阵列12的电容最小值为0.8pF，第二电容阵列16的电容最小值为4pF，滤波电路100的总电容最小值为4.8pF。

由此可知，分组开关14闭合时滤波电路100的总电容最小值约为分组开关14断开时滤波电路100的总电容最小值的1.67倍。

根据谐振频率计算公式(1)可知，

分组开关14断开时滤波电路100的中心频率值上限，约为分组开关14闭合时滤波电路100的中心频率值上限的1.29倍，其中，L表示电感值，C表示电容值。

滤波电路100的中心频率小于或者等于滤波电路的转折频率时，分组开关14断开，滤波电路100的实测结果可如图6所示，图6是图1所示滤波电路的中心频率小于或者等于滤波电路的转折频率时一实施例的实测结果示意图。其中，滤波电路的中心频率值上限为434MHz，此时，中心频率等于转折频率。

滤波电路100的中心频率大于滤波电路的转折频率时，分组开关14闭合，滤波电路100的实测结果可如图7所示，图7是图1所示滤波电路的中心频率大于滤波电路的转折频率时一实施例的实测结果示意图。其中，滤波电路的中心频率的值上限为552MHz。

本实施例所提供的滤波电路100，可以通过调节分组开关14，提升滤波电路100中心频率的覆盖上限，当滤波电路100应用于例如跳频滤波器中时，可以简化跳频滤波器频带分段，有利于实现电台小型化；当滤波电路100应用于宽频带时，能够提高中心频率上限。

在本实施例中，分组开关14闭合时，第一电容阵列12和第二电容阵列16并联接入滤波电路100中，滤波电路100的总电容值增大，降低滤波电路100的中心频率；分组开关14由闭合变为断开时，第一电容阵列12的电容值减小，滤波电路100的总电容值减小，从而提升滤波电路100的最高中心频率，拓宽中心频率的覆盖范围。

本申请提出一种滤波电路100，滤波电路100至少包括：阻抗变换电路10、第一电容阵列12、分组开关14和第二电容阵列16，第一电容阵列12和分组开关14耦接在阻抗变换电路10和地G之间，第二电容阵列16的一端耦接阻抗变换电路10，第二电容阵列16的另一端耦接地G；在滤波电路100的中心频率小于或者等于滤波电路的转折频率时，分组开关14闭合；在滤波电路100的中心频率大于滤波电路的转折频率时，分组开关14断开；过控制分组开关14的闭合，降低接入滤波电路100中的分布电容值，能够提高中心频率上限，拓宽中心频率的覆盖范围。

对应上述实施例中的滤波电路，本申请提出一种滤波装置，具体请参阅图8，图8是本申请一种滤波装置一实施例的结构示意图。本申请揭示的滤波装置200包括滤波电路21，滤波电路21的具体实施方式与上述类似，此处不做赘述。

本实施例提供的滤波装置200，能够提高中心频率上限，拓宽中心频率的覆盖范围。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种滤波电路，其特征在于，所述滤波电路至少包括：阻抗变换电路、第一电容阵列、分组开关和第二电容阵列，所述第一电容阵列和所述分组开关耦接在所述阻抗变换电路和地之间，所述第二电容阵列的一端耦接所述阻抗变换电路，所述第二电容阵列的另一端耦接地；在所述滤波电路的中心频率小于或者等于所述滤波电路的转折频率时，所述分组开关闭合；在所述滤波电路的中心频率大于所述滤波电路的转折频率时，所述分组开关断开。

2.根据权利要求1所述的滤波电路，其特征在于，所述阻抗变换电路包括第一电感、第二电感和第三电感，所述第一电感的第一端耦接信号输入端，所述第一电感的第二端耦接所述第二电感的第一端，所述第二电感的第二端耦接所述第二电容阵列的一端，所述第三电感的第一端耦接所述第一电感的第二端，所述第三电感的第二端耦接地。

3.根据权利要求2所述的滤波电路，其特征在于，所述第一电容阵列包括至少一个第一电容子阵列和第四电感，所述第一电容子阵列包括第一电阻、第二电阻、第三电阻、第一电容、第二电容、第一二极管和第二二极管，所述第一电容的第一端耦接所述第二电感的第二端，所述第一电容的第二端耦接所述第一电阻的第一端，所述第一电阻的第二端耦接所述第二电容的第一端，所述第二电容的第二端耦接地；所述第一二极管的第一端耦接所述第一电阻的第一端，所述第一二极管的第二端耦接所述第一电阻的第二端；所述第二电阻的第一端耦接所述第一二极管的第二端，所述第二电阻的第二端耦接第一开关控制信号；所述第二二极管的第一端耦接所述第三电阻的第二端，所述第二二极管的第二端耦接所述第一电容的第二端，所述第三电阻的第一端耦接所述第一电容的第二端；所述第四电感的第一端耦接电源正极，所述第四电感的第二端耦接所述第三电阻的第二端。

4.根据权利要求3所述的滤波电路，其特征在于，所述分组开关包括第四电阻、第五电阻、第六电阻、第三电容、第三二极管和第四二极管，所述第四电阻的第一端耦接所述第三二极管的第二端，所述第四电阻的第二端耦接所述第三二极管的第一端；所述第三电容的第一端耦接所述第四电阻的第二端，所述第三电容的第二端耦接地；所述第五电阻的第一端耦接所述第三二极管的第一端，所述第五电阻的第二端耦接第二开关控制信号；所述第四二极管的第一端耦接所述第三二极管的第二端，所述第四二极管的第二端耦接地；所述第六电阻的第一端耦接所述第四二极管的第一端，所述第六电阻的第二端耦接所述第四二极管的第二端。

5.根据权利要求4所述的滤波电路，其特征在于，所述滤波电路还包括第四电容，用于隔离所述滤波电路中的直流电，所述第四电容的第一端耦接所述第四电感的第二端，所述第四电容的第二端耦接所述第四二极管的第一端。

6.根据权利要求2所述的滤波电路，其特征在于，所述分组开关包括第七电阻、第八电阻、第九电阻、第五电容、第六电容、第五二极管、第六二极管和第五电感，所述第五电容的第一端耦接所述第二电感的第二端，所述第五电容的第二端耦接所述第七电阻的第一端；所述第六电容的第一端耦接所述第七电阻的第二端；所述第五二极管的第一端耦接所述第七电阻的第一端，所述第五二极管的第二端耦接所述第七电阻的第二端；所述第八电阻的第二端耦接所述第五二极管的第二端，所述第八电阻的第一端耦接第二开关控制信号；所述第六二极管的第一端耦接所述第六电容的第二端，所述第六二极管的第二端耦接所述第五电容的第二端；所述第九电阻的第一端耦接所述第五电容的第二端，所述第九电阻的第二端耦接所述第六二极管的第一端；所述第五电感的第一端耦接电源正极，所述第五电感的第二端耦接所述第九电阻的第二端。

7.根据权利要求6所述的滤波电路，其特征在于，所述第一电容阵列包括至少一个第一电容子阵列和第八电容，所述第一电容子阵列包括第一电阻、第二电阻、第三电阻、第一电容、第二电容、第一二极管和第二二极管，所述第一电容的第一端耦接所述第二电感的第二端，所述第一电容的第二端耦接所述第一电阻的第一端，所述第一电阻的第二端耦接所述第二电容的第一端，所述第二电容的第二端耦接地；所述第一二极管的第一端耦接所述第一电阻的第一端，所述第一二极管的第二端耦接所述第一电阻的第二端；所述第二电阻的第一端耦接所述第一二极管的第二端，所述第二电阻的第二端耦接第一开关控制信号；所述第二二极管的第一端耦接所述第三电阻的第二端，所述第二二极管的第二端耦接所述第一电容的第二端；所述第三电阻的第一端耦接所述第一电容的第二端，所述第三电阻的第二端耦接所述第八电容的第一端；所述第八电容的第一端耦接电源正极，所述第八电容的第二端耦接地。

8.根据权利要求2所述的滤波电路，其特征在于，所述第二电容阵列包括至少一个第二电容子阵列和第十一电容，所述第二电容子阵列包括第十电阻、第十一电阻、第十二电阻、第九电容、第十电容、第七二极管和第八二极管，所述第九电容的第一端耦接所述第二电感的第二端和信号输出端，所述第九电容的第二端耦接所述第十电阻的第一端，所述第十电阻的第二端耦接所述第十电容的第一端，所述第十电容的第二端耦接地；所述第七二极管的第一端耦接所述第十电阻的第一端，所述第七二极管的第二端耦接所述第十电阻的第二端；所述第十一电阻的第一端耦接所述第七二极管的第二端，所述第十一电阻的第二端耦接第三开关控制信号；所述第八二极管的第一端耦接所述第十二电阻的第二端，所述第八二极管的第二端耦接所述第九电容的第二端；所述第十二电阻的第一端耦接所述第九电容的第二端，所述第十二电阻的第二端耦接电源正极；所述第十一电容的第一端耦接所述第十二电阻的第二端，所述第十一电容的第二端耦接地。

9.根据权利要求2所述的滤波电路，其特征在于，所述第三电感为可调电感；所述第一电容阵列的电容值大于所述第二电容阵列的电容值。

10.一种滤波装置，其特征在于，所述滤波装置包括上述权利要求1-9中任一项所述滤波电路。

Images