CN209843217U - Led显示屏显示数据分割系统 - Google Patents
Led显示屏显示数据分割系统 Download PDFInfo
- Publication number
- CN209843217U CN209843217U CN201920986689.8U CN201920986689U CN209843217U CN 209843217 U CN209843217 U CN 209843217U CN 201920986689 U CN201920986689 U CN 201920986689U CN 209843217 U CN209843217 U CN 209843217U
- Authority
- CN
- China
- Prior art keywords
- trigger
- input end
- output end
- storage
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000011218 segmentation Effects 0.000 title claims abstract description 6
- 238000012545 processing Methods 0.000 claims abstract description 14
- 238000004891 communication Methods 0.000 claims abstract description 10
- 239000011324 bead Substances 0.000 claims description 9
- 238000000638 solvent extraction Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型提供的LED显示屏显示数据分割系统，包括寄存器、数据读取模块、显示处理模块和驱动模块；还包括存储区选择模块、存储高位区和存储低位区；寄存器与外部控制器的通讯端口连接；寄存器连接至存储区选择模块的输入端，存储区选择模块的输出端连接至所述存储高位区和存储低位区；存储高位区和存储低位区还连接至显示处理模块的输入端，显示处理模块的输出端连接至驱动模块的输入端，驱动模块的输出端连接至LED显示屏，能够有效地减少驱动电路的存储空间。
Description
技术领域
本实用新型涉及集成电路设计技术领域，具体涉及LED显示屏显示数据分割系统。
背景技术
LED扫描屏具有高灰阶、宽可视角度、以及可个性化定制形状等多方面的优越性。因此，被广泛用于商业广告，信息发布等领域。在LED扫描屏中，通常采用灰阶数据分组控制法，即利用LED灯在每帧周期中的累积点亮时间表达灰阶，进行图像的显示。在整个帧周期中，LED灯累积的有效点亮时间与相应像素的灰阶数据相对应。
现有LED显示装置的驱动电路如图1所示，包括移位寄存器组、配置寄存器、存储单元、行同步计数模块、数据读取模块、显示处理模块、驱动模块。
通常情况下，LED显示装置以一个固定的帧频更新显示画面。在显示图像时，需要在一帧时间内对每一颗LED灯珠提供对应的灰阶数据并进行显示。传统LED显示的驱动方法中，驱动电路在显示连续帧的图像期间，在显示下一帧图像之前完成存储该驱动电路控制的所有LED灯的灰阶数据写入，形成一个“乒乓”操作。其中灯珠灰阶控制通过主控制发送每帧显示数据并写入芯片内部存储，再配合行扫芯片读出每颗灯珠灰度数据开关功率驱动管实现。当系统需要使用多芯片扫描时，如64行扫存储一帧图像的灰阶数据驱动电路需要的存储空间为16BIT*16*64，共16384BIT，但是现有技术存在以下缺点：当LED显示装置提供更高的灰阶时，将导致列驱动芯片需要内置越来越大的存储空间，用于存储所有灯珠的灰阶信息。
实用新型内容
因此，本实用新型的目的是提供一种LED显示屏显示数据分割系统，能够有效地减少驱动电路的存储空间。
一种LED显示屏显示数据分割系统，包括寄存器、数据读取模块、显示处理模块和驱动模块；
还包括存储区选择模块、存储高位区和存储低位区；
寄存器与外部控制器的通讯端口连接；寄存器连接至存储区选择模块的输入端，存储区选择模块的输出端连接至所述存储高位区和存储低位区；存储高位区和存储低位区还连接至显示处理模块的输入端，显示处理模块的输出端连接至驱动模块的输入端，驱动模块的输出端连接至LED显示屏。
优选地，所述寄存器包括移位寄存器和配置寄存器，其中移位寄存器与所述外部控制器的通讯端口连接，移位寄存器还分别与配置寄存器和存储区选择模块的输入端连接，配置寄存器还连接至存储区选择模块的输入端。
优选地，所述LED显示屏的通讯端口包括LCK端口、SDI端口和SDO端口。
优选地，所述存储区选择模块包括第一与非门、第二与非门、高位存储子电路和低位存储子电路；
第一与非门的一输入端接存储高位写结束信号，另一输入端接第二与非门的输出端，第二与非门的一输入端接第一与非门的输出端，另一输入端接所述寄存器的存储高位写使能端；
第一与非门的输出端通过所述高位存储子电路接所述配置寄存器，第一与非门的输出端还接所述低位存储子电路。
优选地，所述高位存储子电路包括第一与门、非门、第一逻辑控制器以及多组高位触发器；第一与非门的输出端分别接至第一与门的一输入端和非门的输入端，第一与门的另一输入端接外部时钟信号；
每组高位触发器包括第一触发器和第二触发器；第一触发器的时钟输入端接第一与门的输出端，第一触发器的数据输入端接其非数据锁存输出端，第一触发器的数据锁存输出端接第一逻辑控制器的输入端；第一触发器的数据锁存输出端接第二触发器的时钟输入端，第二触发器的数据输入端接其非数据锁存输出端，第二触发器的数据锁存输出端接第一逻辑控制器的输入端，非门的输出端分别接第一触发器和第二触发器的R端；第一逻辑控制器的一输出端接所述配置寄存器，第一逻辑控制器的另一输出端生成所述存储高位写结束信号；第一逻辑控制器的另一输出端接所述存储高位区。
优选地，所述低位存储子电路包括第二与门、第二逻辑控制器以及多组低位触发器；第一与非门的输出端接至第二与门的一输入端，第二与门的另一输入端接外部复位信号；
每组低位触发器包括第三触发器和第四触发器；第三触发器的时钟输入端接外部时钟信号，第三触发器的数据输入端接其非数据锁存输出端，第三触发器的数据锁存输出端接第二逻辑控制器的输入端；第三触发器的数据锁存输出端接第四触发器的时钟输入端，第四触发器的数据输入端接其非数据锁存输出端，第四触发器的数据锁存输出端接第二逻辑控制器的输入端，第二与门的输出端分别接第三触发器和第四触发器的R端；第二逻辑控制器的一输出端所述存储低位区。
优选地，所述第一触发器、第二触发器、第三触发器和第四触发器均为D触发器。
优选地，所述第一逻辑控制器和第二逻辑控制器为可编程逻辑控制器。
优选地，所述驱动模块的输出端的数量由LED显示屏中灯珠数量确定
本实用新型提供的LED显示屏显示数据分割系统，能够有效地减少驱动电路的存储空间。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为背景技术中提到的现有LED显示装置的驱动电路的模块框图。
图2为本实施例提供的LED显示屏显示数据分割系统的模块框图。
图3为本实施例提供的存储区选择模块的电路图。
图4为本实施例提供的该系统应用的电路图。
具体实施方式
下面将结合附图对本实用新型技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，因此只作为示例，而不能以此来限制本实用新型的保护范围。
实施例：
一种LED显示屏显示数据分割系统，参见图2，包括寄存器、数据读取模块、显示处理模块和驱动模块；
还包括存储区选择模块、存储高位区和存储低位区；
寄存器与外部控制器的通讯端口连接；寄存器连接至存储区选择模块的输入端，存储区选择模块的输出端连接至所述存储高位区和存储低位区；存储高位区和存储低位区还连接至显示处理模块的输入端，显示处理模块的输出端连接至驱动模块的输入端，驱动模块的输出端连接至LED显示屏。
优选地，所述寄存器包括移位寄存器和配置寄存器，其中移位寄存器与所述外部控制器的通讯端口连接，移位寄存器还分别与配置寄存器和存储区选择模块的输入端连接，配置寄存器还连接至存储区选择模块的输入端。
优选地，所述LED显示屏的通讯端口包括LCK端口、SDI端口和SDO端口。
具体地，通常情况下灰阶数据包括多个数据位，每个数据位的位权重分别表示其在每个帧周期中的有效点亮时间，高数据位的位权重分散在每一个子帧或部分选定子帧中；低数据位的位权重则分散在部分选定子帧中。
该系统通过SDI,LCK串行移位方式，将寄存器配置信息，LED灰阶数据写入移位寄存器中。然后存储区选择模块用于分别将灰阶数据的高数据位和低数据位传送到存储高位区和存储低位区；数据读取模块，用于将灰阶数据的高数据位和低数据位读出；显示处理模块用于判断是否将高数据位和低数据位合并成子帧数据；驱动模块用于提供驱动电流，使得LED显示屏的灯珠在每个帧周期中的累积点亮时间与灰阶数据值相对应。存储低位区在每个帧周期内可重复利用多次，可有效的减少驱动电路的存储单元空间。
参见图3，所述存储区选择模块包括第一与非门、第二与非门、高位存储子电路和低位存储子电路；
第一与非门的一输入端接存储高位写结束信号，另一输入端接第二与非门的输出端，第二与非门的一输入端接第一与非门的输出端，另一输入端接所述寄存器的存储高位写使能端；
第一与非门的输出端通过所述高位存储子电路接所述配置寄存器，第一与非门的输出端还接所述低位存储子电路。
优选地，所述高位存储子电路包括第一与门、非门、第一逻辑控制器以及多组高位触发器；第一与非门的输出端分别接至第一与门的一输入端和非门的输入端，第一与门的另一输入端接外部时钟信号；
每组高位触发器包括第一触发器和第二触发器；第一触发器的时钟输入端接第一与门的输出端，第一触发器的数据输入端接其非数据锁存输出端，第一触发器的数据锁存输出端接第一逻辑控制器的输入端；第一触发器的数据锁存输出端接第二触发器的时钟输入端，第二触发器的数据输入端接其非数据锁存输出端，第二触发器的数据锁存输出端接第一逻辑控制器的输入端，非门的输出端分别接第一触发器和第二触发器的R端；第一逻辑控制器的一输出端接所述配置寄存器，第一逻辑控制器的另一输出端生成所述存储高位写结束信号；第一逻辑控制器的另一输出端接所述存储高位区；
所述低位存储子电路包括第二与门、第二逻辑控制器以及多组低位触发器；第一与非门的输出端接至第二与门的一输入端，第二与门的另一输入端接外部复位信号；
每组低位触发器包括第三触发器和第四触发器；第三触发器的时钟输入端接外部时钟信号，第三触发器的数据输入端接其非数据锁存输出端，第三触发器的数据锁存输出端接第二逻辑控制器的输入端；第三触发器的数据锁存输出端接第四触发器的时钟输入端，第四触发器的数据输入端接其非数据锁存输出端，第四触发器的数据锁存输出端接第二逻辑控制器的输入端，第二与门的输出端分别接第三触发器和第四触发器的R端；第二逻辑控制器的一输出端所述存储低位区。
具体地，WR_START为寄存器配置操作结束信号产生，即当控制器每完成一次寄存器配置操作，WR_START将生成一个脉冲信号，用于开启存储高位区写使能信号WR_EN。WR_CK为外部时钟信号，由外部时序控制生成。当WR_EN有效时，寄存器组进行加1操作，从而生成存储高位区写指针H_WADDR，对存储高位区进行写操作；存储高位区的溢出值由配置寄存器决定，当写指针达到寄存器配置值时，H_WADDR溢出，生成WR_END信号，用于结束一帧图像的稿数据位写操作，即关闭WR_EN。
该存储区选择模块在完成高数据位写操作后，WR_EN关闭，与此同时，存储低位区指针L_WADDR由WR_CK控制计数。该指针可循环计数，写入的低数据位和高数据位组合输出后，存储空间可再次利用。也可通过外部时序控制SOFT_RST进行软复位清零。
图4为本实施例提供的一种分割系统应用的电路图，controller为外部控制器，外部控制器通过本实施例的系统连接多个LED显示屏的灯珠，该系统的输出端口的数据根据需要连接的LED显示屏的灯珠数量确定。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围，其均应涵盖在本实用新型的权利要求和说明书的范围当中。
Claims (9)
1.一种LED显示屏显示数据分割系统，包括寄存器、数据读取模块、显示处理模块和驱动模块；其特征在于，
还包括存储区选择模块、存储高位区和存储低位区；
寄存器与外部控制器的通讯端口连接；寄存器连接至存储区选择模块的输入端，存储区选择模块的输出端连接至所述存储高位区和存储低位区；存储高位区和存储低位区还连接至显示处理模块的输入端，显示处理模块的输出端连接至驱动模块的输入端，驱动模块的输出端连接至LED显示屏。
2.根据权利要求1所述LED显示屏显示数据分割系统，其特征在于，
所述寄存器包括移位寄存器和配置寄存器，其中移位寄存器与所述外部控制器的通讯端口连接，移位寄存器还分别与配置寄存器和存储区选择模块的输入端连接，配置寄存器还连接至存储区选择模块的输入端。
3.根据权利要求1所述LED显示屏显示数据分割系统，其特征在于，
所述LED显示屏的通讯端口包括LCK端口、SDI端口和SDO端口。
4.根据权利要求2所述LED显示屏显示数据分割系统，其特征在于，
所述存储区选择模块包括第一与非门、第二与非门、高位存储子电路和低位存储子电路；
第一与非门的一输入端接存储高位写结束信号，另一输入端接第二与非门的输出端，第二与非门的一输入端接第一与非门的输出端，另一输入端接所述寄存器的存储高位写使能端；
第一与非门的输出端通过所述高位存储子电路接所述配置寄存器，第一与非门的输出端还接所述低位存储子电路。
5.根据权利要求4所述LED显示屏显示数据分割系统，其特征在于，
所述高位存储子电路包括第一与门、非门、第一逻辑控制器以及多组高位触发器；第一与非门的输出端分别接至第一与门的一输入端和非门的输入端，第一与门的另一输入端接外部时钟信号；
每组高位触发器包括第一触发器和第二触发器；第一触发器的时钟输入端接第一与门的输出端，第一触发器的数据输入端接其非数据锁存输出端，第一触发器的数据锁存输出端接第一逻辑控制器的输入端；第一触发器的数据锁存输出端接第二触发器的时钟输入端，第二触发器的数据输入端接其非数据锁存输出端，第二触发器的数据锁存输出端接第一逻辑控制器的输入端，非门的输出端分别接第一触发器和第二触发器的R端；第一逻辑控制器的一输出端接所述配置寄存器，第一逻辑控制器的另一输出端生成所述存储高位写结束信号；第一逻辑控制器的另一输出端接所述存储高位区。
6.根据权利要求5所述LED显示屏显示数据分割系统，其特征在于，
所述低位存储子电路包括第二与门、第二逻辑控制器以及多组低位触发器；第一与非门的输出端接至第二与门的一输入端，第二与门的另一输入端接外部复位信号；
每组低位触发器包括第三触发器和第四触发器；第三触发器的时钟输入端接外部时钟信号，第三触发器的数据输入端接其非数据锁存输出端，第三触发器的数据锁存输出端接第二逻辑控制器的输入端；第三触发器的数据锁存输出端接第四触发器的时钟输入端，第四触发器的数据输入端接其非数据锁存输出端，第四触发器的数据锁存输出端接第二逻辑控制器的输入端，第二与门的输出端分别接第三触发器和第四触发器的R端；第二逻辑控制器的一输出端所述存储低位区。
7.根据权利要求6所述LED显示屏显示数据分割系统，其特征在于，
所述第一触发器、第二触发器、第三触发器和第四触发器均为D触发器。
8.根据权利要求6所述LED显示屏显示数据分割系统，其特征在于，
所述第一逻辑控制器和第二逻辑控制器为可编程逻辑控制器。
9.根据权利要求1所述LED显示屏显示数据分割系统，其特征在于，
所述驱动模块的输出端的数量由LED显示屏中灯珠数量确定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920986689.8U CN209843217U (zh) | 2019-06-27 | 2019-06-27 | Led显示屏显示数据分割系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920986689.8U CN209843217U (zh) | 2019-06-27 | 2019-06-27 | Led显示屏显示数据分割系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209843217U true CN209843217U (zh) | 2019-12-24 |
Family
ID=68899304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920986689.8U Active CN209843217U (zh) | 2019-06-27 | 2019-06-27 | Led显示屏显示数据分割系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209843217U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310591A (zh) * | 2019-06-27 | 2019-10-08 | 深圳市富满电子集团股份有限公司 | Led显示屏显示数据分割方法及系统 |
| CN110310591B (zh) * | 2019-06-27 | 2024-07-05 | 富满微电子集团股份有限公司 | Led显示屏显示数据分割方法及系统 |
-
2019
- 2019-06-27 CN CN201920986689.8U patent/CN209843217U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310591A (zh) * | 2019-06-27 | 2019-10-08 | 深圳市富满电子集团股份有限公司 | Led显示屏显示数据分割方法及系统 |
| CN110310591B (zh) * | 2019-06-27 | 2024-07-05 | 富满微电子集团股份有限公司 | Led显示屏显示数据分割方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012080B1 (ko) | 표시 제어 장치 | |
| CN100474386C (zh) | 控制驱动器及显示装置 | |
| CN107240372A (zh) | 显示器驱动电路和包括显示器驱动电路的显示装置 | |
| US4737782A (en) | Liquid crystal display drive circuit with variable sequence of backplate scanning and variable duty factor | |
| CA2637343A1 (en) | Improving the display source driver | |
| US10762827B2 (en) | Signal supply circuit and display device | |
| CN111477147B (zh) | 图像处理方法、装置和电子设备 | |
| EP0772862A1 (en) | Display controller capable of accessing an external memory for gray scale modulation data | |
| WO1996037879A1 (en) | Clock generation circuit for a display controller having a fine tuneable frame rate | |
| CN103295551A (zh) | 一种lcd显示控制系统及其控制方法 | |
| CN101162571B (zh) | 液晶显示器及其驱动方法 | |
| KR102485566B1 (ko) | 게이트 구동 장치, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| CN111128089B (zh) | 具有数据欠载自恢复功能的显示控制器及方法 | |
| CN210378420U (zh) | Led显示屏消隐电路及芯片 | |
| US20150170594A1 (en) | Data driver and display device using the same | |
| CN209843217U (zh) | Led显示屏显示数据分割系统 | |
| CN102637419B (zh) | 液晶显示驱动模组、液晶显示装置和液晶显示驱动方法 | |
| US8558840B2 (en) | Integrated circuit device and electronic device | |
| KR100273747B1 (ko) | 표시제어장치및표시장치 | |
| US11380245B2 (en) | Display drive method, display drive apparatus, display apparatus, and wearable device | |
| US6188377B1 (en) | Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit | |
| CN110310591B (zh) | Led显示屏显示数据分割方法及系统 | |
| CN108024116A (zh) | 一种数据缓存方法及装置 | |
| CN107978284B (zh) | 不具线缓冲器的通道运算放大器的可调适方法及系统 | |
| CN110599951B (zh) | 图像数据输出电路、显示电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 518000 1701, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Patentee after: Fuman microelectronics Group Co.,Ltd. Address before: 518000, 18 floor, west corner, Nong Yuan Road Times Technology Building, Xiangmi Lake street, Shenzhen, Guangdong, Futian District Patentee before: FINE MADE MICROELECTRONICS GROUP CO.,LTD. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000, Building 101, Fuman Microelectronics Group Co., Ltd., Intersection of Renmin East Road and Shouhe Road, Jinsha Community, Kengzi Street, Pingshan District, Shenzhen City, Guangdong Province Patentee after: Fuman microelectronics Group Co.,Ltd. Country or region after: China Address before: 518000 1701, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Patentee before: Fuman microelectronics Group Co.,Ltd. Country or region before: China |