CN209641654U - 天线封装结构 - Google Patents

天线封装结构 Download PDF

Info

Publication number
CN209641654U
CN209641654U CN201920747858.2U CN201920747858U CN209641654U CN 209641654 U CN209641654 U CN 209641654U CN 201920747858 U CN201920747858 U CN 201920747858U CN 209641654 U CN209641654 U CN 209641654U
Authority
CN
China
Prior art keywords
layer
metal
antenna
wiring layer
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920747858.2U
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxin Changdian Semiconductor (jiangyin) Co Ltd filed Critical Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority to CN201920747858.2U priority Critical patent/CN209641654U/zh
Application granted granted Critical
Publication of CN209641654U publication Critical patent/CN209641654U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Details Of Aerials (AREA)

Abstract

本实用新型提供一种天线封装结构，结构包括：重新布线层；金属馈线柱，形成于重新布线层的第二面上；第一封装层，包覆金属馈线柱；第一天线金属层与所述金属馈线柱连接；保护粘附层，覆盖于第一天线金属层上；第二封装层；第二天线金属层；至少一个天线电路芯片，通过金属连线连接于重新布线层的第一面；第三封装层，至少包围于天线电路芯片的周侧；金属凸块，实现重新布线层的电性引出。本实用新型可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。本实用新型结构为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。

Description

天线封装结构
技术领域
本实用新型属于封装领域及通讯设备领域，特别是涉及一种天线封装结构及封装方法。
背景技术
由于科技的进步，发展出各种高科技的电子产品以便利人们的生活，其中包括各种电子装置，如：笔记型计算机、手机、平板电脑(PAD)等。
随着这些高科技电子产品的普及以及人们需求的增加，除了这些高科技产品内所配置的各项功能与应用大幅度增加外，特别是为了配合人们移动的需求而增加了无线通讯的功能。于是，人们可以通过这些具有无线通讯功能的高科技电子装置于任何地点或是任何时刻使用这些高科技电子产品。从而大幅度的增加了这些高科技电子产品使用的灵活性与便利性，因此，人们再也不必被局限在一个固定的区域内，打破了使用范围的疆界，使得这些电子产品的应用真正地便利人们的生活。
在天线的应用中，如在手机终端的应用，天线传送和接收讯号需要经过多个功能芯片模快去组合而成，已知的作法是将天线直接制作于电路板(PCB)的表面，缺点是这种作法会让天线占据额外的电路板面积，并且，因传输讯号线路长，效能差功率消耗大，封装体积较大，尤其是传统PCB封装在5G毫米波传输下损耗太大。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种天线封装结构及封装方法，用于解决现有技术中天线封装体积大及信号传输损耗大的问题。
为实现上述目的及其他相关目的，本实用新型提供一种天线封装结构，所述封装结构包括：重新布线层，所述重新布线层包括第一面以及相对的第二面；金属馈线柱，形成于所述重新布线层的第二面上；第一封装层，包覆所述金属馈线柱，且其顶面显露所述金属馈线柱；第一天线金属层，形成于所述第一封装层上，所述天线金属层与所述金属馈线柱连接；保护粘附层，覆盖于所述第一天线金属层上；第二封装层，覆盖于所述保护粘附层上；第二天线金属层，形成于所述第二封装层上；至少一个天线电路芯片，粘附于所述重新布线层的第一面，所述天线电路芯片的电极背离所述重新布线层，所述重新布线层中形成有连接孔，所述连接孔显露所述重新布线层中的金属布线层，所述电极通过金属连线将所述电极连接至所述金属布线层；第三封装层，覆盖于所述天线电路芯片、所述金属连线及连接孔，所述第三封装层及所述重新布线层中具有开孔；金属凸块，形成于所述开孔中并与所述重新布线层电性连接，以实现所述重新布线层的电性引出。
可选地，所述保护粘附层的材料包括聚酰亚胺。
可选地，所述金属馈线柱与所述重新布线层的连接部具有下金属层，所述金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述下金属层的材料包括Ni层与Au层组成的叠层。
可选地，所述第一封装层、第二封装层及第三封装层的材料包括硅胶以及环氧树脂中的一种。
可选地，所述天线电路芯片为多个，所述天线电路芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
可选地，所述天线电路芯片及所述重新布线层之间还填充密封保护层。
本实用新型还提供一种天线的封装方法，所述封装方法包括步骤：1)提供一支撑基底，于所述支撑基底上形成分离层；2)于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层连接的第一面以及相对的第二面；3)于所述重新布线层的第二面上形成金属馈线柱；4)采用第一封装层封装所述金属馈线柱，减薄所述第一封装层，使得所述金属馈线柱的顶面露出于所述第一封装层；5)于所述第一封装层上形成第一天线金属层，所述第一天线金属层与所述金属馈线柱连接；6)形成覆盖所述第一天线金属层的保护粘附层；7)于所述保护粘附层上形成第二封装层；8)于所述第二封装层上形成第二天线金属层；9)基于所述分离层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的第一面；10)于所述重新布线层中形成连接孔，所述连接孔显露所述重新布线层中的金属布线层；11)提供天线电路芯片，将所述天线电路芯片粘附于所述重新布线层的第一面，所述天线电路芯片的电极背离所述重新布线层，通过金属连线将所述电极连接至所述金属布线层；12)采用第三封装层封装所述天线电路芯片、所述金属连线及所述连接孔；13)于所述第三封装层及所述重新布线层中形成开孔，于所述开孔中形成金属凸块，以实现所述重新布线层的电性引出。
可选地，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
可选地，所述分离层包括光热转换层，步骤9)采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。
可选地，步骤2)制作所述重新布线层包括步骤：2-1)于所述分离层表面形成第一介质层；2-2)采用溅射工艺于所述第一介质层表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层；2-3)于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；2-4)于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。
可选地，还包括步骤：重复进行步骤2-3)～步骤2-4)，以形成具有多层堆叠结构的重新布线层。
可选地，所述保护粘附层的材质包括聚酰亚胺。
可选地，于所述重新布线层的第二面上形成金属馈线柱包括步骤：于所述重新布线层上形成下金属层；采用打线工艺或电镀工艺或化学镀工艺于所述下金属层上形成金属馈线柱。
可选地，所述下金属层包括Ni层与Au层组成的叠层。
可选地，步骤11)采用打线工艺将所述电极连接至所述金属布线层。
可选地，所述金属馈线柱的材料包括Au、Ag、Cu、Al中的一种。
可选地，形成所述第一封装层、第二封装层及第三封装层的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层、第二封装层及第三封装层的材料包括硅胶以及环氧树脂中的一种。
可选地，所述天线电路芯片为多个，所述天线电路芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
如上所述，本实用新型的天线封装结构及封装方法，具有以下有益效果：
本实用新型可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。
本实用新型的天线电路芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。
本实用新型在相邻的两层天线结构之间设置保护粘附层，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。
本实用新型背面采用封装层对天线电路芯片及金属连线进行保护，可有效提高封装结构的稳定性。
本实用新型采用扇出型封装方法封装天线结构，可有效缩小封装体积，使得天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1～图19显示为本实用新型的天线的封装方法各步骤所呈现的结构示意图，其中，图19显示为本实用新型的天线封装结构的结构示意图。
元件标号说明
101 支撑基底
102 分离层
201 第一介质层
202 第一金属布线层
203 第二介质层
204 第二金属布线层
301 下金属层
302 金属馈线柱
303 第一封装层
304 第一天线金属层
305 保护粘附层
306 第二封装层
307 第二天线金属层
308 连接孔
401 天线电路芯片
402 金属连线
403 第三封装层
404 开孔
501 金属凸块
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
如在详述本实用新型实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本实用新型保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图19所示，本实施例提供一种天线的封装方法，所述封装方法包括以下步骤：
如图1所示，首先进行步骤1)，提供一支撑基底101，于所述支撑基底101上形成分离层102。
作为示例，所述支撑基底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑基底101选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层102，且能降低后续的剥离工艺的难度。
作为示例，所述分离层102包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑基底101上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续的重新布线层的制作，并且，在后续的剥离工艺中，剥离的难度较低。
如图2～图5所示，然后进行步骤2)，于所述分离层102上形成重新布线层，所述重新布线层包括与所述分离层102连接的第一面以及相对的第二面。
步骤2)制作所述重新布线层包括步骤：
如图2所示，进行步骤2-1)，采用化学气相沉积工艺或物理气相沉积工艺于所述分离层102表面形成第一介质层201，所述第一介质层201的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
例如，所述第一介质层201的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
如图3所示，进行步骤2-2)，采用溅射工艺于所述第一介质层201表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层202。所述种子层的材料包括钛层与铜层的叠层。所述第一金属布线层202的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
如图4所示，进行步骤2-3)，采用化学气相沉积工艺或物理气相沉积工艺于所述图形化的第一金属布线层202表面形成第二介质层203，并对所述第二介质层203进行刻蚀形成具有图形化通孔的第二介质层203。所述第二介质层203的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
例如，所述第二介质层203的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
如图4所示，进行步骤2-4)，于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层203表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层204。所述第二金属布线层204的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
接着，如图5所示，可以重复进行上述步骤2-3)～步骤2-4)，以形成具有多层堆叠结构的重新布线层，以实现不同的布线功能。
如图6～图7所示，接着进行步骤3)，于所述重新布线层的第二面上形成图形化的下金属层301，采用打线工艺或电镀工艺或化学镀工艺于所述下金属层301上形成金属馈线柱302，所述金属馈线柱302与所述重新布线层电连接，所述金属馈线柱302与所述重新布线层表面概呈垂直。
所述下金属层301包括Ni层与Au层组成的叠层。在本实施例中，采用打线工艺(wire bonding)于所述下金属层301上形成金属馈线柱302，所述金属馈线柱302的材料包括Au、Ag、Cu、Al中的一种。所述下金属层301可以有效加强金属馈线柱302与所述重新布线层的结合强度，降低接触电阻。
如图8～图9所示，接着进行步骤4)，采用第一封装层303封装所述金属馈线柱302，减薄所述第一封装层303，使得所述金属馈线柱302的顶面露出于所述第一封装层303。
作为示例，采用第一封装层303封装所述金属馈线柱302的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层303的材料包括硅胶以及环氧树脂中的一种。
如图10所示，接着进行步骤5)，于所述第一封装层303表面形成第一天线金属层304，所述第一天线金属层304与所述金属馈线柱302连接。
所述第一天线金属层304的材料可以为铜等。
如图11所示，接着进行步骤6)，形成覆盖所述第一天线金属层304的保护粘附层305。
例如，所述保护粘附层305的材质包括聚酰亚胺。由于相邻的两层天线结构之间被一层天线金属层间隔，容易导致两层天线结构之间的粘附强度降低而导致移位或破裂。本实用新型在相邻的两层天线结构之间设置保护粘附层305，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。
如图12所示，接着进行步骤7)，于所述保护粘附层305上形成第二封装层306。
作为示例，形成所述第二封装层306的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第二封装层306的材料包括硅胶以及环氧树脂中的一种。
如图13所示，接着进行步骤8)，于所述第二封装层306上形成第二天线金属层307。
所述第二天线金属层307的材料可以为铜等，所述第二天线金属层307可以与所述第一天线金属层304或所述重新布线层电性连接。
本实用新型可以获得多层结构的天线结构层，多层天线结构会有一定的损耗，而可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。
如图14所示，接着进行步骤9)，基于所述分离层102剥离所述重新布线层及所述支撑基底101，露出所述重新布线层的第一面。
具体地，所述分离层102包括光热转换层，此处采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底101分离，进而剥离所述重新布线层及所述支撑基底101。
如图15所示，接着进行步骤10)，于所述重新布线层中形成连接孔308，所述连接孔308显露所述重新布线层中的金属布线层。
如图16所示，接着进行步骤11)，提供天线电路芯片401，将所述天线电路芯片401电性粘附于所述重新布线层的第一面，所述天线电路芯片401的电极背离所述重新布线层，通过金属连线402将所述电极连接至所述金属布线层，使得所述天线电路芯片401通过所述重新布线层以及所述金属馈线柱302与所述第一天线金属层304电性连接。例如，可以通过打线工艺(wire bonding)将所述天线电路芯片401连接至于所述重新布线层的第一面。
例如，所述天线电路芯片401为多个，所述天线电路芯片401包括主动组件及被动组件中的一种或两种，其中所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。本实用新型可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。
如图17所示，接着进行步骤12)，采用第三封装层403封装所述天线电路芯片401、所述金属连线402及所述连接孔308。以进一步对所述天线电路芯片401及所述金属连线402进行保护。本实用新型背面采用封装层对天线电路芯片及金属连线进行保护，可有效提高封装结构的稳定性。
例如，形成所述第三封装层403的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第三封装层403的材料包括硅胶以及环氧树脂中的一种。
如图18～图19所示，然后进行步骤13)，于所述第三封装层403及所述重新布线层中形成开孔404，于所述开孔404中形成金属凸块501，以实现所述重新布线层的电性引出。所述金属凸块501可以为锡焊料、银焊料及金锡合金焊料中的一种。
如图19所示，本实施例还提供一种天线封装结构，所述天线封装结构可以应用于如包含5G网络的电子设备中，所述封装结构包括：重新布线层，所述重新布线层包括第一面以及相对的第二面；金属馈线柱302，形成于所述重新布线层的第二面上；第一封装层303，包覆所述金属馈线柱302，且其顶面显露所述金属馈线柱302；第一天线金属层304，形成于所述第一封装层上，所述天线金属层与所述金属馈线柱302连接；保护粘附层305，覆盖于所述第一天线金属层304上；第二封装层306，覆盖于所述保护粘附层305上；第二天线金属层307，形成于所述第二封装层306上；至少一个天线电路芯片401，粘附于所述重新布线层的第一面，所述天线电路芯片401的电极背离所述重新布线层，所述重新布线层中形成有连接孔308，所述连接孔308显露所述重新布线层中的金属布线层，所述电极通过金属连线402将所述电极连接至所述金属布线层；第三封装层403，覆盖于所述天线电路芯片401、所述金属连线402及连接孔308，所述第三封装层403及所述重新布线层中具有开孔404；金属凸块501，形成于所述开孔404中并与所述重新布线层电性连接，以实现所述重新布线层的电性引出。
所述保护粘附层305的材料包括聚酰亚胺。本实用新型在相邻的两层天线结构之间设置保护粘附层305，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。
所述金属馈线柱302与所述重新布线层的连接部具有下金属层301，所述金属馈线柱302的材料包括Au、Ag、Cu、Al中的一种，所述下金属层301的材料包括Ni层与Au层组成的叠层。所述下金属层301可以有效加强金属馈线柱302与所述重新布线层的结合强度，降低接触电阻。
所述第一封装层303、第二封装层306及第三封装层403的材料包括硅胶以及环氧树脂中的一种。
所述天线电路芯片401为多个，所述天线电路芯片401包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。所述天线电路芯片401及所述重新布线层之间还填充密封保护层402。
如上所述，本实用新型的天线封装结构及封装方法，具有以下有益效果：
本实用新型可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。
本实用新型的天线电路芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。
本实用新型在相邻的两层天线结构之间设置保护粘附层，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。
本实用新型背面采用封装层对天线电路芯片及金属连线进行保护，可有效提高封装结构的稳定性。
本实用新型采用扇出型封装方法封装天线结构，可有效缩小封装体积，使得天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (6)

1.一种天线封装结构，其特征在于，所述封装结构包括：
重新布线层，所述重新布线层包括第一面以及相对的第二面；
金属馈线柱，形成于所述重新布线层的第二面上；
第一封装层，包覆所述金属馈线柱，且其顶面显露所述金属馈线柱；
第一天线金属层，形成于所述第一封装层上，所述天线金属层与所述金属馈线柱连接；
保护粘附层，覆盖于所述第一天线金属层上；
第二封装层，覆盖于所述保护粘附层上；
第二天线金属层，形成于所述第二封装层上；
至少一个天线电路芯片，粘附于所述重新布线层的第一面，所述天线电路芯片的电极背离所述重新布线层，所述重新布线层中形成有连接孔，所述连接孔显露所述重新布线层中的金属布线层，所述电极通过金属连线将所述电极连接至所述金属布线层；
第三封装层，覆盖于所述天线电路芯片、所述金属连线及连接孔，所述第三封装层及所述重新布线层中具有开孔；
金属凸块，形成于所述开孔中并与所述重新布线层电性连接，以实现所述重新布线层的电性引出。
2.根据权利要求1所述的天线封装结构，其特征在于：所述保护粘附层的材料包括聚酰亚胺。
3.根据权利要求1所述的天线封装结构，其特征在于：所述金属馈线柱与所述重新布线层的连接部具有下金属层，所述金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述下金属层的材料包括Ni层与Au层组成的叠层。
4.根据权利要求1所述的天线封装结构，其特征在于：所述第一封装层、第二封装层及第三封装层的材料包括硅胶以及环氧树脂中的一种。
5.根据权利要求1所述的天线封装结构，其特征在于：所述天线电路芯片为多个，所述天线电路芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
6.根据权利要求1所述的天线封装结构，其特征在于：所述天线电路芯片及所述重新布线层之间还填充密封保护层。
CN201920747858.2U 2019-05-23 2019-05-23 天线封装结构 Active CN209641654U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920747858.2U CN209641654U (zh) 2019-05-23 2019-05-23 天线封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920747858.2U CN209641654U (zh) 2019-05-23 2019-05-23 天线封装结构

Publications (1)

Publication Number Publication Date
CN209641654U true CN209641654U (zh) 2019-11-15

Family

ID=68498752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920747858.2U Active CN209641654U (zh) 2019-05-23 2019-05-23 天线封装结构

Country Status (1)

Country Link
CN (1) CN209641654U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060983A (zh) * 2019-05-23 2019-07-26 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060983A (zh) * 2019-05-23 2019-07-26 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN110060983B (zh) * 2019-05-23 2024-06-25 盛合晶微半导体(江阴)有限公司 天线封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN110277356A (zh) 天线馈电线的封装结构及封装方法
CN109742056A (zh) 天线的封装结构及封装方法
CN108305856A (zh) 天线的封装结构及封装方法
CN108417982A (zh) 天线的封装结构及封装方法
CN109768031A (zh) 天线的封装结构及封装方法
CN108336494A (zh) 天线的封装结构及封装方法
CN110085973A (zh) 天线封装结构及封装方法
CN110085575A (zh) 半导体封装结构及其制备方法
CN109473765A (zh) 三维封装天线及其封装方法
CN208336188U (zh) 天线的封装结构
CN207938809U (zh) 天线的封装结构
CN110120385A (zh) 半导体封装结构及其制备方法
CN109888458A (zh) 天线封装结构、封装方法及外接天线连接方法
CN209328893U (zh) 天线的封装结构
CN112713097A (zh) 天线封装结构及封装方法
CN112713098A (zh) 天线封装结构及封装方法
CN209641654U (zh) 天线封装结构
CN209515662U (zh) 天线封装结构
CN209328892U (zh) 天线的封装结构
CN209641820U (zh) 天线封装结构
CN210692529U (zh) 天线封装结构
CN209515978U (zh) 天线封装结构
CN208835263U (zh) 天线的封装结构
CN209088058U (zh) 三维封装天线
CN209266389U (zh) 天线的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.