CN209627330U - 提升跨阻放大电路中rssi脚抗噪能力的电路 - Google Patents
提升跨阻放大电路中rssi脚抗噪能力的电路 Download PDFInfo
- Publication number
- CN209627330U CN209627330U CN201920255718.3U CN201920255718U CN209627330U CN 209627330 U CN209627330 U CN 209627330U CN 201920255718 U CN201920255718 U CN 201920255718U CN 209627330 U CN209627330 U CN 209627330U
- Authority
- CN
- China
- Prior art keywords
- circuit
- power supply
- rssi
- resistance
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 claims abstract description 4
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 230000003321 amplification Effects 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 3
- 230000003287 optical effect Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 235000007119 Ananas comosus Nutrition 0.000 description 1
- 244000099147 Ananas comosus Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型提供了一种提升跨阻放大电路中RSSI脚抗噪能力的电路，包括：第一供电电源和第二供电电源；其中第一供电电源通过共同高电位VCC1和共同低电位VSS1给跨阻放大前端电路与PINK端的非线性采样电路供电；第二供电电源通过共同高电位VCC2和共同低电位VSS2给差分信号通道及RSSI模块的负反馈放大器与取样镜像电路供电；所述第一供电电源和第二供电电源的电源地之间，在集成电路版图上具有衬底隔离；所述RSSI模块的非线性采样电路产是电压信号通过电阻RISO连接至负反馈放大器和取样镜像电路后输出光电流，从而提升了RSSI脚的抗噪能力。
Description
技术领域
本实用新型涉及电子电路，尤其涉及跨阻放大器。
背景技术
跨阻放大器(TIA)是将电流信号转化成电压信号并加以放大的电子电路，常作为光通信接收芯片的前端电路，为了降低对电源与地噪声的敏感度，转化的电信号必须为差分信号。因此在跨阻放大电路里面，为了把单端的电信号转化成差分信号，需要一个单转双电路，即分相电路。
而光功率监测功能即RSSI功能，是目前TIA产品必要的功能，它的目的在于通过检测PD的光生电流来监控光功率，如图1所示。
TIA产品一般有7个管脚：
1.PINK:用来作为PD的阴极偏极，同时也是光功率监测功能即RSSI功能的输入脚。
2.PINA：用来作为PD的阳极偏极，同时也是高速信号的输入脚。
3.OUTP：是与输入光信号同相的输出信号脚
4.OUTN:是与输入光信号反相的输出信号脚
5.VCC:芯片的共同高电位
6.VSS:芯片的共同低电位
7.RSSI:RSSI的输出脚，输出直流光电流信号。
PD与TIA一般封装成TO-CAN，其打线方式如图2：
其中LVSSLVCCLPINKLPINALOUTPLOUTNLRSSI为各管脚打线的寄生电感，CRSSI为RSSI 管脚到VSS管脚的内部电容。
RSSI输出的是直流电流信号IRSSI，外部需要一个IRSSI采样电路。此时采样电路的噪声及外部PCB上的噪声以及空间的WIFI噪声将从RSSI的键合线端输入，假设此噪声为VNOISE。VNOISE在VSS端产生的噪声为VNOISEVSS。
其中LVSS为VSS的等效电感，CRSSI为RSSI脚的等效电容，LRSSI为RSSI脚的等效电感。上述的噪声VNOISEVSS将耦合进TIA的信号通道。
现有技术的TIA多采用共电源共地，或者RSSI模块与TIA输入级电路共用电源与地。而TIA输入级电路多采用单端电路。因此VNOISEVSS将直接耦合入跨阻放大前端电路，从而影响OUTP与OUTN。
因此现有技术的缺点在于：RSSI管脚的抗噪声能力差。
实用新型内容
本实用新型所要解决的主要技术问题是提供一种提升跨阻放大电路中 RSSI脚抗噪能力的电路，提高RSSI脚的抗噪能力。
为了解决上述的技术问题，本实用新型提供了一种提升跨阻放大电路中 RSSI脚抗噪能力的电路，包括：第一供电电源和第二供电电源；
其中第一供电电源通过共同高电位VCC1和共同低电位VSS1给跨阻放大前端电路与PINK端的非线性采样电路供电；第二供电电源通过共同高电位VCC2 和共同低电位VSS2给差分信号通道及RSSI模块的负反馈放大器与取样镜像电路供电；
所述第一供电电源和第二供电电源的电源地之间，在集成电路版图上具有衬底隔离；所述RSSI模块的非线性采样电路产是电压信号通过电阻RISO连接至负反馈放大器和取样镜像电路后输出光电流。
在一较佳实施例中：还包括IRSSI采样电路，其输入的噪声经过RSSI键合端、共同低电位VSS2输入差分信号通道。
在一较佳实施例中：所述差分信号通道为全差分电路。
在一较佳实施例中：所述电阻RISO将第一供电电源和第二供电电源的电源地隔离。
相较于现有技术，本实用新型的技术方案具备以下有益效果：
本实用新型提供的一种提升跨阻放大电路中RSSI脚抗噪能力的电路，RSSI 脚处的噪声VNOISE不会在共同低电位VSS1产生噪声，而会在共同低电位VSS2端产生噪声。VSS2端产生的噪声会通过差分信号通道在输出端产生噪声。但是差分信号通道采用的电路是全差分电路，因此对共同低电位VSS2的噪声会有一定的抑制作用。从而提升了RSSI脚的抗噪声能力。
附图说明
图1为现有技术中跨阻放大器的电路原理图；
图2为现有技术中跨阻放大器的噪声耦合路径图；
图3是本实用新型优选实施例中跨阻放大器的电路原理图；
图4是本实用新型优选实施例中跨阻放大器的噪声耦合路径图。
具体实施方式
下文结合附图和具体实施方式对本实用新型做进一步说明。
参考图3-图4，本实施例提供了了一种提升跨阻放大电路中RSSI脚抗噪能力的电路，包括：第一供电电源和第二供电电源；
其中第一供电电源通过共同高电位VCC1和共同低电位VSS1给跨阻放大前端电路与PINK端的非线性采样电路供电；第二供电电源通过共同高电位VCC2 和共同低电位VSS2给差分信号通道及RSSI模块的负反馈放大器与取样镜像电路供电；
所述第一供电电源和第二供电电源的电源地之间，在集成电路版图上具有衬底隔离；所述RSSI模块的非线性采样电路产是电压信号通过电阻RISO连接至负反馈放大器和取样镜像电路后输出光电流。所述电阻RISO将第一供电电源和第二供电电源的电源地隔离，其阻值越大越好。
为了采集RSSI输出的光电流，本实施例中还包括IRSSI采样电路，其输入的噪声经过RSSI键合端、共同低电位VSS2输入差分信号通道。所述差分信号通道为全差分电路。
由于引入了IRSSI采样电路，IRSSI采样电路就会在RSSI脚处产生噪声VNOISE。但是由于第一供电电源和第二供电电源之间有衬底隔离环，因此这个噪声输入共同低电位VSS1产生噪声，而会输入共同低电位VSS2。VSS2端产生的噪声会通过差分信号通道在输出端产生噪声。但是差分信号通道采用的电路是全差分电路，因此对共同低电位VSS2的噪声会有一定的抑制作用。从而提升了RSSI 脚的抗噪声能力。也就是说，本实施例中的噪声不会进入跨阻放大前端电路中。
以上仅为本实用新型的优选实施例，但本实用新型的范围不限于此，本领域的技术人员可以容易地想到本实用新型所公开的变化或技术范围。替代方案旨在涵盖在本实用新型的范围内。因此，本实用新型的保护范围应由权利要求的范围确定。
Claims (4)
1.一种提升跨阻放大电路中RSSI脚抗噪能力的电路，其特征在于包括：第一供电电源和第二供电电源；
其中第一供电电源通过共同高电位VCC1和共同低电位VSS1给跨阻放大前端电路与PINK端的非线性采样电路供电；第二供电电源通过共同高电位VCC2和共同低电位VSS2给差分信号通道及RSSI模块的负反馈放大器与取样镜像电路供电；
所述第一供电电源和第二供电电源的电源地之间，在集成电路版图上具有衬底隔离；所述RSSI模块的非线性采样电路产是电压信号通过电阻RISO连接至负反馈放大器和取样镜像电路后输出光电流。
2.根据权利要求1所述的一种提升跨阻放大电路中RSSI脚抗噪能力的电路，其特征在于：还包括IRSSI采样电路，其输入的噪声经过RSSI键合端、共同低电位VSS2输入差分信号通道。
3.根据权利要求2所述的一种提升跨阻放大电路中RSSI脚抗噪能力的电路，其特征在于：所述差分信号通道为全差分电路。
4.根据权利要求1所述的一种提升跨阻放大电路中RSSI脚抗噪能力的电路，其特征在于：所述电阻RISO将第一供电电源和第二供电电源的电源地隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920255718.3U CN209627330U (zh) | 2019-02-28 | 2019-02-28 | 提升跨阻放大电路中rssi脚抗噪能力的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920255718.3U CN209627330U (zh) | 2019-02-28 | 2019-02-28 | 提升跨阻放大电路中rssi脚抗噪能力的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209627330U true CN209627330U (zh) | 2019-11-12 |
Family
ID=68455305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920255718.3U Active CN209627330U (zh) | 2019-02-28 | 2019-02-28 | 提升跨阻放大电路中rssi脚抗噪能力的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209627330U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110086434A (zh) * | 2019-02-28 | 2019-08-02 | 厦门优迅高速芯片有限公司 | 一种提升跨阻放大电路中rssi脚抗噪能力的电路 |
-
2019
- 2019-02-28 CN CN201920255718.3U patent/CN209627330U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110086434A (zh) * | 2019-02-28 | 2019-08-02 | 厦门优迅高速芯片有限公司 | 一种提升跨阻放大电路中rssi脚抗噪能力的电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10917267B2 (en) | Method and system for split voltage domain receiver circuits | |
| US8445832B2 (en) | Optical communication device | |
| US9425743B2 (en) | Buffer amplifier and trans-impedance amplifier including the same | |
| CN106788280B (zh) | 一种低噪高速跨阻放大器 | |
| CN104852769B (zh) | 一种应用于光接收机前端tia带rssi的分相电路 | |
| CN102820857A (zh) | 宽带高增益跨阻放大器及设计方法和放大器芯片 | |
| CN103901253B (zh) | 一种微电流检测电路 | |
| CN104539373A (zh) | 交叉耦合结构的高速cmos单片集成光接收机前端电路 | |
| CN101026415A (zh) | 用于跨阻放大器的光电流监控电路 | |
| CN103929139B (zh) | 高精度自动增益控制的光接收机的跨阻前置放大器 | |
| CN209627330U (zh) | 提升跨阻放大电路中rssi脚抗噪能力的电路 | |
| US20120281989A1 (en) | Optical receiver | |
| CN110086434A (zh) | 一种提升跨阻放大电路中rssi脚抗噪能力的电路 | |
| TW201421926A (zh) | 用於提升光接收器靈敏度之檢光裝置 | |
| US8872592B2 (en) | High-speed transimpedance amplifier | |
| US20130293301A1 (en) | Trans-impedance amplifier for high speed optical-electrical interfaces | |
| Li et al. | A 25Gb/s 3D-integrated silicon photonics receiver in 65nm CMOS and PIC25G for 100GbE optical links | |
| Lu et al. | A 4.9-mW 4-Gb/s single-to-differential TIA with current-amplifying regulated cascode | |
| CN100574103C (zh) | Cmos硅发光二极管驱动电路 | |
| CN103900686A (zh) | 一种用于高速光电探测器的前级放大电路 | |
| Kao et al. | A 5-Gbps optical receiver with monolithically integrated photodetector in 0.18-µm CMOS | |
| CN107064093B (zh) | 一种用于癌细胞筛查的荧光光谱测量集成电路 | |
| CN111934765A (zh) | 一种可见光通信系统接收前端电路 | |
| Park et al. | A dual-feedback folded-cascode fully differential transimpedance amplifier in 65-nm CMOS | |
| JP4567177B2 (ja) | 広帯域プリアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 361000 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian Patentee after: Xiamen Youxun Chip Co.,Ltd. Country or region after: China Address before: 361000 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian Patentee before: XIAMEN UX HIGH-SPEED IC Co.,Ltd. Country or region before: China |