CN209570966U - 基于忆阻器矩阵的权值运算模块 - Google Patents
基于忆阻器矩阵的权值运算模块 Download PDFInfo
- Publication number
- CN209570966U CN209570966U CN201821877516.4U CN201821877516U CN209570966U CN 209570966 U CN209570966 U CN 209570966U CN 201821877516 U CN201821877516 U CN 201821877516U CN 209570966 U CN209570966 U CN 209570966U
- Authority
- CN
- China
- Prior art keywords
- memristor
- matrix
- resistance
- resistor
- computing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Micromachines (AREA)
Abstract
一种基于忆阻器矩阵的权值运算模块,所述基于忆阻器矩阵的权值运算模块,包括第一忆阻器矩阵、第二忆阻器矩阵和多个差分电路;所述第一忆阻器矩阵与所述第二忆阻器矩阵的结构相同,同为行输出或列输出;所述第一忆阻器和所述第二忆阻器的行与列之间不交叉并通过对应设置的忆阻器耦接;所述差分电路与所述第一忆阻器或第二忆阻器的输出端口的数量相同,且所述第一忆阻器和所述第二忆阻器的同一输出端口分别与对应设置的差分电路的同相输入端和反相输入端耦接。上述的方案,可以利用忆阻器实现权值的负数运算,丰富权值运算的结果。
Description
技术领域
本实用新型属于权值运算技术领域,特别是涉及一种基于忆阻器矩阵的权值运算模块。
背景技术
权值的概念是人工神经网络的基本概念。一组加权输入允许系统中的每个人工神经元或节点产生相关输出。处理类似系统的人工神经网络的机器学习和人工智能项目的专业人员经常谈论权值作为生物和技术系统的函数。
忆阻器基本上适于第四类电路基本原件,用于连接电阻器、电容器和电感器,它们主要在纳米尺度上表现出其独特的性质。从理论上讲,忆阻器是“存储电阻器”的串联,是一种无源电路元件,用于保持两端子元件上电流和电压的时间积分之间的关系。因此,忆阻器电阻根据器件忆阻功能而变化,允许通过微小的读取电荷访问所施加电压的“历史”。
单个晶体管只能储存0和1两种数据,想要储存权值需要多个晶体管协同工作,而利用忆阻器的忆阻特性可以使每个忆阻器携带一个特定的权值信息。忆阻器具有体积小、集成度高、功耗低等特点,更易在一个芯片上封装更多的忆阻器,忆阻器有可能能够取代晶体管从而续写摩尔定律。
虽然忆阻器的电导值连续变化,且阻态丰富,却仍然难以满足人工神经网络对权值的大量需求。另外,由于电阻值不可能为负值,一般也无法实现负数权值运算。
实用新型内容
本实用新型解决的技术问题是如何利用忆阻器实现权值的负数运算,丰富权值运算的结果。
为了达到上述目的,本实用新型提供一种基于忆阻器矩阵的权值运算模块,所述基于忆阻器矩阵的权值运算模块,包括第一忆阻器矩阵、第二忆阻器矩阵和多个差分电路;
所述第一忆阻器矩阵与所述第二忆阻器矩阵的结构相同,同为行输出或列输出;
所述第一忆阻器和所述第二忆阻器的行与列之间不交叉并通过对应设置的忆阻器耦接;
所述差分电路与所述第一忆阻器或第二忆阻器的输出端口的数量相同,且所述第一忆阻器和所述第二忆阻器的同一输出端口分别与对应设置的差分电路的同相输入端和反相输入端耦接。
可选地,所述第一忆阻器和所述第二忆阻器的行数与输入端口的数量相同,列数与输出端口的数量相同。
可选地,所述多个差分电路的结构相同。
可选地,所述差分电路包括第一电阻、第二电阻、第三电阻、第四电阻、运算放大器和电容;
所述第一电阻的第一端与所述第二电阻的第一端分别作为所述差分电路的同相输入端和反相输入端;
所述第一电阻的第二端分别与所述运算放大器的正向输入端耦接;所述运算放大器的正向输入端还分别与所述第一电容的第一端和所述第四电阻的第一端耦接,所述运算放大器的反向输入端分别与所述第一电容的第二端和所述第四电阻的第二端耦接,并作为所述差分电路的输出端;
所述第二电阻的第二端与所述第三电阻的第一端及所述运算放大器的反向输入端耦接,所述第三电阻的第二端接地。
可选地,所述第一电阻、第二电阻、第三电阻和第四电阻的电阻值相同。
可选地,所述第一电阻、第二电阻、第三电阻和第四电阻的电阻值均为1K欧姆。
可选地,所述电容的电容值为0.1uf。
与现有技术相比,本实用新型的有益效果为:
上述的方案,通过结构相同的第一忆阻器矩阵和第二忆阻器矩阵,及第一忆阻器矩阵和第二忆阻器矩阵的输出端口对应的多个差分电路的设置,且所述第一忆阻器和所述第二忆阻器的行与列之间不交叉并通过对应设置的忆阻器耦接;所述差分电路与所述第一忆阻器或第二忆阻器的输出端口的数量相同,且所述第一忆阻器和所述第二忆阻器的同一输出端口分别与对应设置的差分电路的同相输入端和反相输入端耦接,可以在忆阻器导态有限的条件下提供更丰富的权值,并实现权值的负数运算。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1示出了本实用新型实施例中的一种基于忆阻器矩阵的权值运算模块的框架结构示意图;
图2示出了本实用新型实施例中的差分电路的结构示意图;
图3示出了本实用新型实施例中的一种第一忆阻器矩阵和第二忆阻器矩阵的结构示意图;
图4示出了本实用新型实施例中的另一种基于忆阻器矩阵的权值运算模块的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。本实用新型实施例中有关方向性指示(诸如上、下、左、右、前、后等)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
如背景技术所述,现有技术基于计算机视觉的手势识别技术,由于受到肤色、光照、姿态等条件的影响,存在着手势识别结果不准确,且成本较高的问题。
本实用新型的技术方案通过采用FDC2214数字传感器对预设有效区域内的电容数据进行数据,并将采集到的电容数据发送给所述单片机,由于FDC2214数字传感器具有低功耗、低成本且分辨率高的优点,且其传感应用灵敏度不受噪声环境的影响,故可以在高噪声环境中也能维持性能不变,提高手势识别的准确性,并降低成本。
为使本实用新型的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本实用新型的具体实施例做详细的说明。
图1示出了本实用新型实施例中的一种基于忆阻器矩阵的权值运算模块的框架结构示意图。
参见图1,本实用新型实施例中的一种基于忆阻器矩阵的权值运算模块,可以包括第一忆阻器矩阵11、第二忆阻器矩阵12和多个差分电路131~13n。其中,n为第一忆阻器矩阵11、第二忆阻器矩阵12的输出端口的数量。
其中,第一忆阻器矩阵11与第二忆阻器矩阵12的结构相同,同为行输出列输入或行输入列输出;第一忆阻器11和第二忆阻器12的行与列之间不交叉并通过对应设置的忆阻器14耦接;在本实用新型一实施例中,第一忆阻器矩阵11与第二忆阻器矩阵12同为行输入列输出,即第一忆阻器11和第二忆阻器12的行数与输入端口的数量相同,列数与输出端口的数量相同。
差分电路131~13n的数量与第一忆阻器11或第二忆阻器12的输出端口的数量相同,且第一忆阻器11和第二忆阻器12的同一输出端口Chi(1≥i≥n)分别与对应设置的差分电路13i的同相输入端和反相输入端耦接。
在具体实施中,多个差分电路131~13n的结构可以相同。参见图2,在本实用新型一实施例中,每个差分电路分别包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、运算放大器A和电容C。其中,第一电阻R1的第一端与第一电阻R2的第一端分别作为差分电路的同相输入端和反相输入端;第一电阻R1的第二端分别与运算放大器A的正向输入端耦接;运算放大器A的正向输入端还分别与第一电容C的第一端和第一电阻R4的第一端耦接,运算放大器A的反向输入端分别与第一电容C的第二端和第一电阻R4的第二端耦接,并作为差分电路的输出端;第一电阻R2的第二端与第一电阻R3的第一端及运算放大器A的反向输入端耦接,第一电阻R3的第二端接地。
在具体实施中,第一电阻R1、第一电阻R2、第一电阻R3和第一电阻R4的电阻值相同。在本实用新型一实施例中,第一电阻R1、第一电阻R2、第一电阻R3和第一电阻R4的电阻值均为1K欧姆。
在本实用新型另一实施例中,运算放大器A采用OPA2626运算放大器芯片。
在本实用新型又一实施例中,电容C为瓷片电容,且电容值为0.1uf。
图3示出了本实用新型实施例中的一种第一忆阻器矩阵与第二忆阻器矩阵的结构介意图;图4示出了本实用新型实施例中的一种基于忆阻器矩阵的权值运算模块的结构示意图。如图3和图4所示,所述第一忆阻器矩阵11与第二忆阻器矩阵12均由20个忆阻器构成,形成了4行*5列的矩阵结构;忆阻器分布在忆阻器矩阵的行列交叉处,行与列之间互不相交,仅通过对应设置的忆阻器耦接。第一忆阻器矩阵11与第二忆阻器矩阵12分别具有4个输入端input和4个输出端口CH1、CH2、CH3和CH4,差分电路与4个输出端口CH1、CH2、CH3和CH4一一对应设置。
其中,第一忆阻器矩阵11与第二忆阻器矩阵12的CH1输出端口分别耦接第一差分电路131的同相输入端和反向输入端;第一忆阻器矩阵11与第二忆阻器矩阵12的CH2输出端口分别耦接第二差分电路132的同相输入端和反向输入端;第一忆阻器矩阵11与第二忆阻器矩阵12的CH3输出端口分别耦接第三差分电路133的同相输入端和反向输入端;第一忆阻器矩阵11与第二忆阻器矩阵12的CH4输出端口分别耦接第四差分电路134的同相输入端和反向输入端。
差分电路131~134输出权值运算的最终结果。其中,第一差分电路131的输出端口对应权值矩阵CH1输出端口;第二差分电路132的输出端口对应权值矩阵CH2输出端口;第三差分电路133的输出端口对应权值矩阵CH3输出端口;第四差分电路134的输出端口对应权值矩阵CH4输出端口。
当线上训练得到的权值矩阵的第n行第m列节点的权值为Z,且第一忆阻器矩阵11中第n行第m列节点处忆阻器电阻值为X,第二忆阻器矩阵12中第n行第m列节点处忆阻器电阻值为Y时,则X-Y=Z;当线上训练得到的权值矩阵的第n行第m列节点的权值为正值时,则X>Y;反之,当线上训练得到的权值矩阵的第n行第m列节点的权值为负值时,X<Y。
以图3所示的具有五路输入单元,四路输出单元的单层神经网络线上训练得到权值矩阵如表1所示:
表1
10 | -10 | 30 | 20 | 5 |
30 | 20 | 15 | 25 | -15 |
-20 | -25 | 10 | 15 | 20 |
30 | 5 | -15 | 5 | 20 |
现有忆阻器可固定权值为5、20、30,为满足对-25、-20、-15、-10、10、15、25的权值运算需求:
第一忆阻器矩阵11各交叉点处忆阻器的权值大小如表2所示:
表2
第二忆阻器矩阵12各交叉点处忆阻器的权值大小如图3所示:
表3
20 | 30 | 0 | 0 | 0 |
0 | 0 | 5 | 5 | 20 |
20 | 30 | 20 | 5 | 0 |
0 | 0 | 20 | 0 | 0 |
综上,采用本实用新型实施例中的上述方案,通过结构相同的第一忆阻器矩阵和第二忆阻器矩阵,及第一忆阻器矩阵和第二忆阻器矩阵的输出端口对应的多个差分电路的设置,且所述第一忆阻器和所述第二忆阻器的行与列之间不交叉并通过对应设置的忆阻器耦接;所述差分电路与所述第一忆阻器或第二忆阻器的输出端口的数量相同,且所述第一忆阻器和所述第二忆阻器的同一输出端口分别与对应设置的差分电路的同相输入端和反相输入端耦接,可以在忆阻器导态有限的条件下提供更丰富的权值,并实现权值的负数运算。
以上显示和描述了本实用新型的基本原理、主要特征和本实用新型的优点。本行业的技术人员应该了解,本实用新型不受上述实施例的限制,上述实施例和说明书中描述的只是说明本实用新型的原理,在不脱离本实用新型精神和范围的前提下,本实用新型还会有各种变化和改进,本实用新型要求保护范围由所附的权利要求书、说明书及其等效物界定。
Claims (7)
1.一种基于忆阻器矩阵的权值运算模块,其特征在于,包括第一忆阻器矩阵、第二忆阻器矩阵和多个差分电路;
所述第一忆阻器矩阵与所述第二忆阻器矩阵的结构相同,同为行输出或列输出;
所述第一忆阻器和所述第二忆阻器的行与列之间不交叉并通过对应设置的忆阻器耦接;
所述差分电路与所述第一忆阻器或第二忆阻器的输出端口的数量相同,且所述第一忆阻器和所述第二忆阻器的同一输出端口分别与对应设置的差分电路的同相输入端和反相输入端耦接。
2.根据权利要求1所述的基于忆阻器矩阵的权值运算模块,其特征在于,所述第一忆阻器和所述第二忆阻器的行数与输入端口的数量相同,列数与输出端口的数量相同。
3.根据权利要求1所述的基于忆阻器矩阵的权值运算模块,其特征在于,所述多个差分电路的结构相同。
4.根据权利要求3所述的基于忆阻器矩阵的权值运算模块,其特征在于,所述差分电路包括第一电阻、第二电阻、第三电阻、第四电阻、运算放大器和第一电容;
所述第一电阻的第一端与所述第二电阻的第一端分别作为所述差分电路的同相输入端和反相输入端;
所述第一电阻的第二端分别与所述运算放大器的正向输入端耦接;所述运算放大器的正向输入端还分别与所述第一电容的第一端和所述第四电阻的第一端耦接,所述运算放大器的反向输入端分别与所述第一电容的第二端和所述第四电阻的第二端耦接,并作为所述差分电路的输出端;
所述第二电阻的第二端与所述第三电阻的第一端及所述运算放大器的反向输入端耦接,所述第三电阻的第二端接地。
5.根据权利要求4所述的基于忆阻器矩阵的权值运算模块,其特征在于,所述第一电阻、第二电阻、第三电阻和第四电阻的电阻值相同。
6.根据权利要求5所述的基于忆阻器矩阵的权值运算模块,其特征在于,所述第一电阻、第二电阻、第三电阻和第四电阻的电阻值均为1K欧姆。
7.根据权利要求4所述的基于忆阻器矩阵的权值运算模块,其特征在于,所述电容的电容值为0.1uf。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821877516.4U CN209570966U (zh) | 2018-11-14 | 2018-11-14 | 基于忆阻器矩阵的权值运算模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821877516.4U CN209570966U (zh) | 2018-11-14 | 2018-11-14 | 基于忆阻器矩阵的权值运算模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209570966U true CN209570966U (zh) | 2019-11-01 |
Family
ID=68321281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821877516.4U Active CN209570966U (zh) | 2018-11-14 | 2018-11-14 | 基于忆阻器矩阵的权值运算模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209570966U (zh) |
-
2018
- 2018-11-14 CN CN201821877516.4U patent/CN209570966U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cruz-Albrecht et al. | A scalable neural chip with synaptic electronics using CMOS integrated memristors | |
CN104578326B (zh) | 控制电路、集成电路、开关型变换器和恒流控制方法 | |
CN109460818A (zh) | 一种基于忆阻桥和阵列的多层神经网络设计方法 | |
Wang et al. | Improved multi-order distributed HOSVD with its incremental computing for smart city services | |
Tu et al. | Global dissipativity of a class of BAM neural networks with time-varying and unbound delays | |
CN109325588A (zh) | 基于忆阻器矩阵的权值运算模块 | |
Zhang et al. | Controllability of time-variant Boolean control networks and its application to Boolean control networks with finite memories | |
CN209570966U (zh) | 基于忆阻器矩阵的权值运算模块 | |
CN104811182B (zh) | 一种磁链耦合型忆容器模拟电路 | |
Wang et al. | A new simultaneous decomposition of a matrix quaternity over an arbitrary division ring with applications | |
CN111079908B (zh) | 片上网络数据处理方法、存储介质、计算机设备和装置 | |
CN109597114A (zh) | 一种探测器信号读出电路、探测器和信号处理方法 | |
Rahman | A neural network with O (N) neurons for ranking N numbers in O (1/N) time | |
Karasev et al. | Waist of the sphere for maps to manifolds | |
Low et al. | The topological nature of boundary value problems for force-free magnetic fields | |
CN206892867U (zh) | 一种基于无源滤波和桥式整流的忆阻器等效实现电路 | |
CN107194099B (zh) | 一种基于无源滤波和桥式整流的忆阻器等效实现电路 | |
CN205621017U (zh) | 智能视觉芯片 | |
CN110175384B (zh) | 一种二次光滑流控忆阻器模拟电路 | |
CN108076309A (zh) | 一种教学用视频监控装置 | |
CN208806787U (zh) | 一种遥测终端机供电电路 | |
CN206849008U (zh) | 一种计算机网络集成接口 | |
Bonnot et al. | Julia sets for Fibonacci endomorphisms of ℝ2 | |
Yang et al. | Leg Posture Correction System for Physical Education Students Based on Multimodal Information Processing | |
CN111209239A (zh) | 一种多路异步串行通信自动切换方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract | ||
EE01 | Entry into force of recordation of patent licensing contract |
Assignee: Fuxin (Nanjing) integrated circuit Research Institute Co.,Ltd. Assignor: NANJING University OF POSTS AND TELECOMMUNICATIONS Contract record no.: X2022980004032 Denomination of utility model: Weight calculation module based on memristor matrix Granted publication date: 20191101 License type: Common License Record date: 20220408 |