CN209388160U - 一种基于fpga的多通道接收机幅相补偿电路 - Google Patents

Abstract

本实用新型提出了一种基于FPGA的多通道接收机幅相补偿电路，通过设置数控衰减器，当多通道内的幅度不一致时，快速对射频信号进行幅度补偿，使多通道内的幅度一致，数控衰减器的补偿精度高，收敛速度快，收敛时间达到10ns级别；通过设置数字移相器，当多通道内的相位不一致时，快速对射频信号进行相位补偿，结合数控衰减器，对多通道的射频信号进行幅度补偿和相位补偿，使得各通道内的幅度和相位一致；整个装置采用幅度补偿和相位补偿代替传统的幅度响应和相位响应方式，结构简单，实时性强，补偿精度高，且收敛速度快，在数控衰减器和数字移相器并口控制下，收敛时间达到10ns级别。

Description

一种基于FPGA的多通道接收机幅相补偿电路

技术领域

本实用新型涉及频综接收机领域，尤其涉及一种基于FPGA的多通道接收机幅相补偿电路。

背景技术

众所周知，雷达系统为实现多角度分辨，频综接收机通常要接收几路信号。以两路接收通道为例，必须要求两通道的幅度相位保持一致，否则不但影响测角精度，严重会导致角误差方向错误、失跟目标。频综接收机为现代雷达系统不可或缺的一个重要部件，也必须要求两通道的幅度相位保持一致。然而，射频信号经过频综接收机的射频前端放大、滤波、两次下变频、中频放大、滤波后，双通道的幅度相位很难保持一致。以KU波段宽带频综接收机为例，由于带宽和频率的限制使幅度相位的补偿调节很难做到的，日前为了保持两路信号的幅度相位一致性，是通过选用幅度响应和相位响应较好的器件通过对称性设计的办法实现，但在实际中，操作比较困难、稳定性差且准确性难以保证，存在较大误差，在环境恶劣的条件下，幅度和相位变化较大，更加难以保证。因此，为解决上述问题，本实用新型提供一种基于FPGA的实时性强、补偿精度高、收敛速度快的多通道接收机幅相补偿电路。

实用新型内容

有鉴于此，本实用新型提出了一种基于FPGA的实时性强、补偿精度高、收敛速度快的多通道接收机幅相补偿电路。

本实用新型的技术方案是这样实现的：本实用新型提供了一种基于FPGA 的多通道接收机幅相补偿电路其包括顺次电性连接的第一功放滤波电路、一次下变频电路和二次下变频电路，以及第二功放滤波电路和FPGA芯片，其特征在于：还包括数控衰减器和数字移相器；

二次下变频电路、数控衰减器、数字移相器和第二功放滤波电路顺次电性连接，FPGA芯片分别与数控衰减器和数字移相器电性连接。

在以上技术方案的基础上，优选的，FPGA芯片为A3P250_100芯片。

进一步优选的，数控衰减器包括HMC759芯片；

HMC759芯片的RF2引脚与二次下变频电路电性连接，HMC759芯片的RF1 引脚与数字移相器电性连接，HMC759的SERIN引脚、LE引脚和CLK引脚分别与A3P250_100芯片的IO05RSB0、IO11RSB0和IO13RSB0引脚一一对应电性连接。

进一步优选的，数字移相器包括TGP2615-SM芯片；

TGP2615-SM芯片的RFIN引脚与HMC759芯片的RF1引脚电性连接， TGP2615-SM芯片的RFOUT引脚与第二功放滤波电路电性连接，TGP2615-SM 芯片的1、2、4、6、7、12、13、15、17、18、19和24引脚均接地，TGP2615-SM 芯片的22°引脚、90°引脚、45°引脚、5°引脚、11°引脚和180°引脚分别与A3P250_100芯片的IO00RSB0-IO04RSB0引脚一一对应电性连接。

在以上技术方案的基础上，优选的，第一功放滤波电路包括相互电性连接的第一低噪声放大器和第一镜像抑制滤波器；

第一镜像抑制滤波器与一次下变频电路电性连接。

进一步优选的，一次下变频电路包括顺次电性连接的第一混频器、第一中频滤波器和第一中频放大器；

第一混频器与第一镜像抑制滤波器电性连接，第一中频放大器与二次下变频电路电性连接。

进一步优选的，二次下变频电路包括顺次电性连接的第二混频器、第二中频滤波器和第二中频放大器；

第二混频器与第一中频放大器电性连接，第二中频放大器与数控衰减器电性连接。

在以上技术方案的基础上，优选的，第二功放滤波电路包括相互电性连接的第二低噪声放大器和第二镜像抑制滤波器；

第二低噪声放大器与数字移相器电性连接，第二镜像抑制滤波器输出中频信号。

本实用新型的一种基于FPGA的多通道接收机幅相补偿电路相对于现有技术具有以下有益效果：

(1)通过设置数控衰减器，当多通道内的幅度不一致时，快速对射频信号进行幅度补偿，使多通道内的幅度一致，数控衰减器的补偿精度高，收敛速度快，收敛时间达到10ns级别；

(2)通过设置数字移相器，当多通道内的相位不一致时，快速对射频信号进行相位补偿，结合数控衰减器，对多通道的射频信号进行幅度补偿和相位补偿，使得各通道内的幅度和相位一致；

(3)整个装置采用幅度补偿和相位补偿代替传统的幅度响应和相位响应方式，结构简单，实时性强，补偿精度高，且收敛速度快，在数控衰减器和数字移相器并口控制下，收敛时间达到10ns级别。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一种基于FPGA的多通道接收机幅相补偿电路的结构图；

图2为本实用新型一种基于FPGA的多通道接收机幅相补偿电路中数控衰减器和数字移相器的电路图；

图3为本实用新型一种基于FPGA的多通道接收机幅相补偿电路中FPGA 芯片的引脚图。

具体实施方式

下面将结合本实用新型实施方式，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

在本实施例中，频综接收机通常要接收几路信号，以KU波段宽带频综接收机为例，以两路接收通道为例，每个通道内的组件以及连接方式相同，因此在此只介绍通道一内的幅相补偿电路。

如图1所示，本实用新型的一种基于FPGA的多通道接收机幅相补偿电路，其包括顺次电性连接的第一功放滤波电路、一次下变频电路和二次下变频电路，以及第二功放滤波电路，还包括数控衰减器、数字移相器和FPGA芯片；二次下变频电路、数控衰减器、数字移相器和第二功放滤波电路顺次电性连接，FPGA 芯片分别与数控衰减器和数字移相器电性连接。

第一功放滤波电路，包括相互电性连接的第一低噪声放大器和第一镜像抑制滤波器，其中，第一低噪声放大器对射频信号按照一定的增益进行放大，可以抑制其后的电路噪声，第一镜像抑制滤波器对输入的镜像干扰进行抑制，在本实施例中，第一镜像抑制滤波器与一次下变频电路电性连接。在本实施例中，第一功放滤波电路是接收机前端的必备组件，属于现有技术，在此不再累述。

一次下变频电路，包括顺次电性连接的第一混频器、第一中频滤波器和第一中频放大器；其中，第一混频器将射频信号与第一本振信号进行混频，下变频到固定中频或者基带信号；第一中频滤波器对信道进行滤波，抑制信道外的干扰；第一中频放大器对滤波后的射频信号进行放大。在本实施例中，第一混频器与第一镜像抑制滤波器电性连接，第一中频放大器与二次下变频电路电性连接。一次下变频电路是接收机前端的必备组件，属于现有技术，在此不再累述。

二次下变频电路，包括顺次电性连接的第二混频器、第二中频滤波器和第二中频放大器；第二混频器将射频信号与第二本振信号进行混频，使得接收机在具有较高的灵敏度的同时，选择性也提高；第二中频滤波器减少路径中的二次失真，抑制半中频干扰；第二中频放大器对滤波后的射频信号进行放大。在本实施例中，第二混频器与第一中频放大器电性连接，第二中频放大器与数控衰减器电性连接。二次下变频电路是接收机前端的必备组件，属于现有技术，在此不再累述。

FPGA芯片，实时采集各通道在不同温度和不同频率下的幅度值和相位值，多通道内的幅度差值均分后得到幅度补偿量，将多通道内的相位差值均分后得到相位补偿量，将幅度补偿量和相位补偿量实时反馈给各通道内的数控衰减器和数字移相器，以达到各通道的幅相一致性。在本实施例中，如图3所示，FPGA 芯片为A3P250_100芯片。

数控衰减器，根据FPGA芯片反馈的幅度补偿量进行幅度补偿，提高补偿精度，数控衰减器的收敛速度快，收敛时间达到10ns级别。在本事实例中，如图2所示，数控衰减器包括HMC759芯片；HMC759芯片的RF2引脚通过电容 C51与二次下变频电路中的第二中频放大器电性连接，HMC759芯片的RF1引脚通过电容C50与数字移相器电性连接，HMC759的SERIN引脚、LE引脚和 CLK引脚分别一一对应通过电阻R19、电阻R21和电阻R22与A3P250_100芯片的IO05RSB0、IO11RSB0和IO13RSB0引脚一一对应电性连接。

数字移相器，根据FPGA芯片提供的相位补偿量对射频信号进行相位补偿，结合数控衰减器，对多通道的射频信号进行幅度补偿和相位补偿，使得各通道内的幅度和相位一致。在本实施例中，如图2所示，数字移相器包括TGP2615-SM 芯片；TGP2615-SM芯片的RFIN引脚与HMC759芯片的RF1引脚电性连接， TGP2615-SM芯片的RFOUT引脚与第二功放滤波电路电性连接，TGP2615-SM 芯片的1、2、4、6、7、12、13、15、17、18、19和24引脚均接地，TGP2615-SM 芯片的22°引脚、90°引脚、45°引脚、5°引脚、11°引脚和180°引脚分别一一对应通过电阻R26、电阻R27、电阻R28、电阻R29、电阻R30和电阻R31 与A3P250_100芯片的IO00RSB0-IO04RSB0引脚一一对应电性连接。

第二功放滤波电路，包括相互电性连接的第二低噪声放大器和第二镜像抑制滤波器；其中，第二低噪声放大器对射频信号按照一定的增益进行放大，第二镜像抑制滤波器对输入的镜像干扰进行抑制，并输出中频信号；在本实施例中，第二低噪声放大器与数字移相器电性连接。第二功放滤波电路是接收机前端的必备组件，属于现有技术，在此不再累述。

由于各通道内的幅相补偿电路的结构和原理相同，在此只介绍通道一中幅相补偿电路的工作原理，KU波段输入至第一低噪声放大器中按照一定的增益进行放大，抑制其后的电路噪声，第一镜像抑制滤波器对输入的镜像干扰进行抑制，抑制后的信号进入第一混频器，并与第一本振信号进行混频，下变频到固定中频或者基带信号，再经过第一中频滤波器对信道进行滤波，抑制信道外的干扰，第一中频放大器对滤波后的射频信号进行放大，放大后的信号进入第二混频器与第二本振信号进行混频，使得接收机在具有较高的灵敏度的同时，选择性也提高；混频后，经第二中频滤波器减少路径中的二次失真，抑制半中频干扰；滤波后，经第二中频放大器对滤波后的射频信号进行放大，FPGA采集通道一和通道二在不同温度以及不同频率下的幅度值和相位值，将通道一和通道二内的幅度差值均分后得到幅度补偿量，将多通道内的相位差值均分后得到相位补偿量，将幅度补偿量和相位补偿量实时反馈给通道一和通道二内的数控衰减器和数字移相器，以达到通道一和通道二的幅相一致性，幅相一致后，再经过第二低噪声放大器进行放大和镜像抑制滤波器滤波后输出中频信号。

以上所述仅为本实用新型的较佳实施方式而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种基于FPGA的多通道接收机幅相补偿电路，其包括顺次电性连接的第一功放滤波电路、一次下变频电路和二次下变频电路，以及第二功放滤波电路和FPGA芯片，其特征在于：还包括数控衰减器和数字移相器；

所述二次下变频电路、数控衰减器、数字移相器和第二功放滤波电路顺次电性连接，FPGA芯片分别与数控衰减器和数字移相器电性连接。

2.如权利要求1所述的一种基于FPGA的多通道接收机幅相补偿电路，其特征在于：所述FPGA芯片为A3P250_100芯片。

3.如权利要求2所述的一种基于FPGA的多通道接收机幅相补偿电路，其特征在于：所述数控衰减器包括HMC759芯片；

所述HMC759芯片的RF2引脚与二次下变频电路电性连接，HMC759芯片的RF1引脚与数字移相器电性连接，HMC759的SERIN引脚、LE引脚和CLK引脚分别与A3P250_100芯片的IO05RSB0、IO11RSB0和IO13RSB0引脚一一对应电性连接。

4.如权利要求3所述的一种基于FPGA的多通道接收机幅相补偿电路，其特征在于：所述数字移相器包括TGP2615-SM芯片；

所述TGP2615-SM芯片的RFIN引脚与HMC759芯片的RF1引脚电性连接，TGP2615-SM芯片的RFOUT引脚与第二功放滤波电路电性连接，TGP2615-SM芯片的1、2、4、6、7、12、13、15、17、18、19和24引脚均接地，TGP2615-SM芯片的22°引脚、90°引脚、45°引脚、5°引脚、11°引脚和180°引脚分别与A3P250_100芯片的IO00RSB0-IO04RSB0引脚一一对应电性连接。

5.如权利要求1所述的一种基于FPGA的多通道接收机幅相补偿电路，其特征在于：所述第一功放滤波电路包括相互电性连接的第一低噪声放大器和第一镜像抑制滤波器；

所述第一镜像抑制滤波器与一次下变频电路电性连接。

6.如权利要求5所述的一种基于FPGA的多通道接收机幅相补偿电路，其特征在于：所述一次下变频电路包括顺次电性连接的第一混频器、第一中频滤波器和第一中频放大器；

所述第一混频器与第一镜像抑制滤波器电性连接，第一中频放大器与二次下变频电路电性连接。

7.如权利要求6所述的一种基于FPGA的多通道接收机幅相补偿电路，其特征在于：所述二次下变频电路包括顺次电性连接的第二混频器、第二中频滤波器和第二中频放大器；

所述第二混频器与第一中频放大器电性连接，第二中频放大器与数控衰减器电性连接。

8.如权利要求1所述的一种基于FPGA的多通道接收机幅相补偿电路，其特征在于：所述第二功放滤波电路包括相互电性连接的第二低噪声放大器和第二镜像抑制滤波器；

所述第二低噪声放大器与数字移相器电性连接，第二镜像抑制滤波器输出中频信号。